Минимальное время доступа к ОЗУ для Спека

[CodeMaster]

Какое минимальное время доступа к ОЗУ в нс для стабильной работы Спека без турб на стандартной частоте? А то нашёл CMOS SRAM у неё время доступа порядка 80 нс, этого вроде достаточно, что бы сделать Спек который не надо загружать после выключения питания (голубая мечта ААА ;-).

[Black_Cat]

Какое минимальное время доступа к ОЗУ в нс для стабильной работы Спека без турб на стандартной частоте? Т.к. речь о SRAM, то любое время, хоть нулевое

[CodeMaster]

Т.к. речь о SRAM, то любое время, хоть нулевое

Да, неправильно спросил, какое максимальное (в смысле минимально необходимое ;-)?

[Black_Cat]

Да, неправильно спросил, какое максимальное?таких SRAM не выпускают, так что подойдёт любая из тех, что выпускают

[Mick]

Какое минимальное время доступа к ОЗУ в нс для стабильной работы Спека без турб на стандартной частоте? А то нашёл CMOS SRAM у неё время доступа порядка 80 нс, этого вроде достаточно, что бы сделать Спек который не надо загружать после выключения питания (голубая мечта ААА ;-).

Минимальное время зависит от частоты обращения к памяти. В спеке она рана 3,5МГц. У динамики РУ5 порядка 200нс(5МГц). В твоем случае с 80нс можнт даже в турбе работать. Правда еще не надо забывать о тракте прохождения информации через память (мультиплексоры + память + регистр данных), т.е. можно за счет тормозной логики свести на нет все усилия :)

[CodeMaster]

Т.к. речь о SRAM, то любое время, хоть нулевое

Кстати тогда концептуальные вопросы (хотя это чисто слухи :-) почему тогда я не раз читал что микросхемы из ПЦ (например 61С256) которые ниже 200 нс (я правильно понимаю обозночение времени доступа "-20") "слишком шустры" для спека? С чем тогда связаны проблемы с подбором SRAM для Sprinter'а описанные разработчиками и почему тогда никто кроме Mick'а не сделал клон на дармовой с определённого времени статике? (хотя по последнему вопросу я догадываюсь что просто лень менять схемотехнику, отсутствие интереса и переориентация на SIMM'ы)


У динамики РУ5 порядка 200нс(5МГц)

А я правлильно понимаю обозначение "HM62256LP-8" что она 80нс? Я думал она в разы быстрее DRAM, а то это сама быстрая есть ещё и "-15"


Правда еще не надо забывать о тракте прохождения информации через память (мультиплексоры + память + регистр данных

Придётся потешить самолюбие "концептолога" ;-) но спрошу, а зачем в случае со статикой нужен регистр данных? Про мультиплексоры вообще не понял где они у тебя в схеме ZXM-777, вижу на память идут MA1-15, агде они формируются не могу понять. Или это всё трубуется если памяти больше 64КБ?

[ZEK]

не сделал клон на дармовой с определённого времени статике?
Speccy2007 ?

а зачем в случае со статикой нужен регистр данных?
да хоть защелкивать видео данные из памяти

[CodeMaster]

Speccy2007 ?

Он как-то совсем обособленно в моём понимании находится?


да хоть защелкивать видео данные из памяти

Если это будет делать Т34ВГ1 то тогда регистры не нужны?

[ZEK]

Он как-то совсем обособленно в моём понимании находится?
без понятия как он в твоем понимании, в моем он на статике.

[spensor]

Кстати тогда концептуальные вопросы (хотя это чисто слухи :-) почему тогда я не раз читал что микросхемы из ПЦ (например 61С256) которые ниже 200 нс (я правильно понимаю обозночение времени доступа "-20") "слишком шустры" для спека?
У SRAM как правило 20 означает именно 20нс, у DRAM, обычно, ноль отбрасывают. Хотя для уверенности надо даташиты поднимать. Плюс полный цикл обращения - период в течении которого можно снова обратится к памяти у DRAM грубо в два раза выше времени отклика.

С чем тогда связаны проблемы с подбором SRAM для Sprinter'а описанные разработчиками и почему тогда никто кроме Mick'а не сделал клон на дармовой с определённого времени статике?
Не совсем лень, тут три составляющие - нежелание переделывать схемотехнику, цена вопроса и фактически то новоделов раз-два и обчелся. В Speccy2007 SRAM стоит.

Он как-то совсем обособленно в моём понимании находится?
Обособлено так как всего 128К, больше-дороже.

[Mick]

Придётся потешить самолюбие "концептолога" ;-) но спрошу, а зачем в случае со статикой нужен регистр данных? Про мультиплексоры вообще не понял где они у тебя в схеме ZXM-777, вижу на память идут MA1-15, агде они формируются не могу понять. Или это всё трубуется если памяти больше 64КБ?

Мультиплексоры защелки(аналоги КП13), они есть, но в PALках :) Регистр данных оставил из-за того что схема синхронная, а это чревато великими раздумьми по поводу правильного считывания данных.

---------- Post added at 19:12 ---------- Previous post was at 19:11 ----------



Если это будет делать Т34ВГ1 то тогда регистры не нужны?

Ее можно тоже приделать, но придется всервно регистры адреса устанавливать и стробировать их RAS и CAS.

[CodeMaster]

Ее можно тоже приделать, но придется всервно регистры адреса устанавливать и стробировать их RAS и CAS.

Как-то всё не вяжется в стройную идею :-) Общие тезисы о SRAM типа такие: быстрая, без заморочек, но дорогая. И я думал, что её можно прямо на шины адреса-данных повесить как ПЗУ :-/ А так получается (по крайней мере с ВГ1) проще сделать на DRAM только найти микруху 64Кх8 что-бы одним корпусом обойтись.

[BYTEMAN]

А я правлильно понимаю обозначение "HM62256LP-8" что она 80нс?
Вроде как ноль не прибавляется, т.е. 8нс.... Она ведь в кэше стояла? Там скорости нужны офигительные...

---------- Post added at 19:39 ---------- Previous post was at 19:38 ----------

Не, обманул... По даташиту 85 нан...

[Mick]

Как-то всё не вяжется в стройную идею :-) Общие тезисы о SRAM типа такие: быстрая, без заморочек, но дорогая. И я думал, что её можно прямо на шины адреса-данных повесить как ПЗУ :-/ А так получается (по крайней мере с ВГ1) проще сделать на DRAM только найти микруху 64Кх8 что-бы одним корпусом обойтись.

А тут все упирается в нужности еще и данных видеоконтроллеру. Его ты же не прицепишь к шине данных процессора. Конечно если прицепить DMA и заставить его пересылать данные в ВГ75 то получится РК86. :)

И к тому же досих пор PC строят на динамике а не на статитке. Раньше эта память действительно дорогая была и мелкоемкая. Вот под DRAM и затачивали всю архтиектуру компьютеров которую мы сейчас во всю и пользуем. :)

На счет ВГ1 обычно чаще встречается DRAM 256Кx4, 64Кx4 - т.е. две микрухи нужно всего. Но скажу по секрету :) в старых CD ROMах применяли
память DRAM 128kx8 или 64kx16. По моему так, недавно разбирал пару таких девайсов. Если нужно, то посмотрю маркировку чипов, даже вроде даташиты скачивал.

[Mick]

в старых CD ROMах применяли
память DRAM 128kx8 или 64kx16. По моему так, недавно разбирал пару таких девайсов. Если нужно, то посмотрю маркировку чипов, даже вроде даташиты скачивал.

Возращаясь к напечатанному. Одной микрухой DRAM можно сварганить 128 Спек:
V53C1664 - микросхема памяти с организацией 64Кх16.
GLT41116 - микросхема памяти с организацией 64Кх16.

Даташиты в инете есть, они применялись в старых CD-ROMах.

[CodeMaster]

Возращаясь к напечатанному. Одной микрухой DRAM можно сварганить 128 Спек:

C ВГ1 сварганить 128-й спек сложно, тем более на одной микрухе надо делать преобразование 16->8, но 48-й вполне, откинув половину ёмкости. Нашёл много таких микрух (например HY51181648) на двухчиповых планках 256КБ SIMM'ов.

[NovaStorm]

А тут все упирается в нужности еще и данных видеоконтроллеру. Его ты же не прицепишь к шине данных процессора.
<noobmode>А есть же ещё двухпортовая память?

[Black_Cat]

А есть же ещё двухпортовая память? за немеряные деньги :)

[NovaStorm]

А как же технический прогресс то? =(
Да и тут не полноценный второй порт нужен, а только читать. Есть ведь вроде такая память, что один полноценный, а другой только чтение?

[impressed]

А как же технический прогресс то? =(
Да и тут не полноценный второй порт нужен, а только читать. Есть ведь вроде такая память, что один полноценный, а другой только чтение?

Это называется Buffered RAM. На серверах такое стоит под названием FBDIMM/Registered DIMM оно умеет "одновременно" и читать и писать в одни и те-же чипы памяти одновременно буферизуя команды от контроллера памяти. На деле оно работает так -- снчала выполняется чтение из памяти, а адрес и данные для записи буферизуются, как только чтение заканчивается сразу-же начинается запись, в результате система не тратит время на ожидание того, пока память освободится для записи или чтения и получается, что операции как-бы параллельно делаются.