Просмотр полной версии : Какую шину лучше реализовать в БК12 ?
ГОЛОСУЕМ ПОСЛЕ ПРОЧТЕНИЯ МАТЕРИАЛОВ ТЕМЫ!!!
Изначально рассматривалась шина PCI. Но поскольку ни одного сторонника она не нашла, а также по причине её сложности, приводящей к высокой сложности необходимых драйверов, которые в общем-то и некому будет писать, от неё отказались.
Из более реальных, поступило предложение реализовать последовательный интерфейс Olimex UEXT по частному стандарту, примеры значительного количества устройств под него можно глянуть тут (https://www.olimex.com/Products/Modules/Video/).
Преимущества данного решения очевидны: малое число выводов для подключения, малое число занимаемых выводов у ПЛИС, простота драйверов, возможность разместить на плате сразу несколько таких интерфейсов для подключения разных устройств (а шина PCI влезет на плату mini-ITX только одна).
Не так давно случайно попалась ссылка на новоделы устройств под ISA (http://www.malinov.com/Home/sergeys-projects/isa-supervga), где также достаточно широкий ассортимент. Быть может имеет смысл рассмотреть ISA как альтернативный вариант? Все-таки промышленный стандарт.. Конечно драйвера потребуются, но они будут попроще, чем для PCI. Может кто-то осилил бы написание драйвера?
Также обсуждалась возможность прилепить шину МПИ2 - т.е. разработать новый стандарт шины на основе существующей МПИ, сделав её более скоростной, потеряв при этом совместимость со старыми устройствами (либо лепить нетривиальный коммутатор шины на старый/новый стандарт).
Хотелось бы помимо голосования услышать мнения, идеи, а быть может и конкретные проработанные предложения.
update 22.11.2013
Изначально у меня были такие рассуждения:
1. Есть БК11М с шиной МПИ, под которую есть старые устройства и можно делать новые устройства.
2. Разрабатывается БК12, где будет та же МПИ, с которой смогут работать все устройства от БК11М (и елка там особо не понадобится - нагрузочная способность итак будет неплохая, достаточно просто разветвителя, но можно и елку).
3. Существуют готовые устройства под различные стандартизированные шины, которые можно было бы подключить к БК12, установив там такую шину. Назовем эту шину условно ШИНА-1.
4. Под ШИНУ-1 никто не мешает делать и свои устройства, если очень захочется. Данные устройства можно будет предлагать и в сообщества других платформ, где есть такая шина.
=========вдруг рождается идея о шине МПИ-2==========
5. Тогда вместо набора МПИ + ШИНА-1 в БК12 будет сложный набор ШИНА-1 + коммутируемая МПИ/МПИ2. Либо только коммутируемая МПИ/МПИ2.
6. Устройства под шину МПИ-2 не будут работать на БК11М.
7. Устройства под шину МПИ-2 не будут применимы ни на какой другой платформе.
8. Есть ли хоть один аргумент в защиту того, что шина МПИ-2 для БК12 чем-то привлекательнее, чем простая UEXT с готовыми устройствами?
9. Учитывая, что проработки уровня ГОСТов на шину МПИ-2 нет, существует она только на уровне идеи, готовых устройств для её тестирования нет - довольно странно браться такую шину в БК12. Т.е. ставить разработчику задание - "сделай примерно так, тестировать не надо". И что мы получим?
10. Шина МПИ-2 пожалуй могла бы иметь смысл в БК12 (не как коммутируемая, а как отдельная, в виде слота по типу ISA) в том случае, если найдется желающий полностью проработать и составить спецификацию данной шины, а также желающий (возможно другой кто-то) разработать под неё хотя бы одно не тривиальное устройство и совместно довести процесс отладки такой шины до конца.
update 29.11.2013
После утомительных ночных обсуждений, наконец появилось понимание, что шина LPC (http://ru.osdev.wikia.com/wiki/LPC) (+еще описание LPC (http://ru.wikipedia.org/wiki/Low_Pin_Count)) будет наиболее разумным выбором для БК12: с одной стороны она программно совместима с ISA (и можно сделать относительно не сложный адаптер для ISA-устройств) и существуют чипсеты с поддержкой данной шины, а с другой стороны не требует большого числа контактов ПЛИС и не занимает на плате много места. Более того, в текущей конфигурации платы, обмен между двумя ПЛИС итак ведется по схожей с LPC шине, так что фактически изменения будут минимальны.
Из минусов - для неё не существует стандарта разъема, т.к. она является межчиповой (внутриплатной) и не рассчитывалась на подключение устройств через слоты, поэтому придется выбирать разъем, предположительно PCI-Express x1 (36pin) или SL-36 (http://www.brownbear.ru/goods/3203.html).
На некоторых ноутбуках LPC-шина выведена на Mini PCI-Express разъём, хотя опять же, единого стандарта распиновки нет. Вот тут пример карты (http://www.pdapart.ru/miniPCI_manual.pdf), одновременно поддерживающей интерфейсы mini-PCI/mini-PCI-Express/LPC.
Вторым, более существенным минусом, является необходимость реализации на VHDL модуля IP - Intellectual Property.
Локальным плюсом данной шины будет то, что возможна унификация разъема и распиновки данной шины между проектом БК12 и проектами уважаемого Vslav, что положит начало некому стандарту в ретро-проектах.
Касаемо замечаний, что шина не вписывается в концепцию развития БК0010 -> БК11М -> ДВК -> БК12, то добавлю, что БК12 изначально туда мало вписывается наличием на борту USB & Ethernet на процессоре PIC32MX, но в то же время ни наличие PIC32MX, ни наличие шины LPC никак не отменяет возможности запускать софт ДВК на БК12, другой вопрос в том, что отлаживать FPGA-реализацию режима полной совместимости с ДВК просто некому, в обязанности моего разработчика это не входит.
Дополнительно возник вопрос - а нужно ли оставлять МПИ/УП на плате mini-ITX БК12 ? По идее они будут мало востребованными в таком формате платы/корпуса и по большому счету будут бессмысленно занимать выводы дополнительной ПЛИС, уродливо смотрясь на плате в виде разъемов IDC-50 (шаг 2.54). Логичнее было бы перенести их на плату расширения под будущую шину LPC. Кто что думает?
На мой взгляд - стандарт МПИ-2 должен быть полностью обратно совместим по протоколу со стандартом МПИ, тогда активные и пассивные устройства МПИ смогут работать через шину МПИ-2 одновременно с устройствами МПИ-2.
Если посадить на МПИ-2 ( наприер, 8 Мвыборок в сек.( 125 нс ) ) классическую 1801ВП1-128 - она не опознает адрес или так подзатянет цикл, если все-таки опознает адрес, что МПИ-2 сразу превратится в МПИ-1 с 2 Мвыборок в сек.
Другое дело, что неплохо бы подтянуть МПИ с БК12 по образцу ДВК - 330 ом на питание, и 680 ом - на общий. такая подтяжка обеспечит работу до 2-2.5 Мвыборок для существующих 1801ВП1 и др. контроллеров на МПИ. Правда, это сильно превышает нормируемую силу тока для ИС 1801ВП1 - не более 3.2 ма. - придется лепить много КР531АП2 - в общем, если быстрое МПИ - от ДВК никак не отвертется.
Общественность хочет знать - 2к2, как в БК11, никак не хватит для быстрой МПИ - ответ :
2к2 вполне хватит для 1 Мвыборок в сек - пример - БК11. А для 3 Мвыборок - надо , как в ДВК - 330/680 ом. Вообще ИС КР531АП2 предусматривает ток в 60 ма при 0в. на выходе - можно и 180/330 ом делать МПИ-2 - вот где возможно до 5 и более мвыборок, но, к сожалению, 1801ВП1 при такой скорости МПИ становятся "персонами нон грата" на ней.
И еще один минус МПИ-2-8 Мвыборок - 1801ВП1 может на ней некорректно опознавать адрес и так испортить обмен, что придется переделывать конструкцию сильно.
На мой взгляд, стандарт МПИ-2 должен предполагать, что все устройства МПИ-1 подключаются к шине МПИ-2 не напрямую, а через специальный адаптер.
Это позволяет иметь единственный адаптер между двумя шинами МПИ-1 и МПИ-2, причём стандарт МПИ-2 гарантирует полное согласование протоколов МПИ-1 и МПИ-2 в адаптере.
При подключении к шине МПИ-2 нескольких шин МПИ-1 - шина МПИ-2 дополнительно выступает в качестве "ёлки МПИ".
Поэтому никаких проблем с некорректностью работы не может быть в принципе. Единственная особенность в том, что обе шины, соединённые через адаптер - всегда заняты одновременно, поэтому даже если обмен идёт только между двумя устройствами МПИ-1, подключенными к одной и той же шине МПИ-1 - подключенная через адаптер шина МПИ-2 будет блокирована на всё время обмена. Ведь логического разделения шин нет - и устройства МПИ-1, и устройства МПИ-2 логически находятся на одной и той же шине.
---------- Post added at 22:55 ---------- Previous post was at 22:22 ----------
Стандарт МПИ предполагает выставление SYNC через 150 нс после выставления адреса. Активное устройство стандарта МПИ-2 выставляет SYNC одновременно с адресом, а DIN / DOUT - выставляет по таймингам МПИ ( т.е. через 150+100=250 нс ), что даёт временное окно 250 нс, которое служит для выбора протокола дальнейшего обмена в этом цикле шины ( МПИ-1 или МПИ-2 ).
Если в это окно ( т.е. после SYNC и до DIN / DOUT ) приходит RPLY - это означает выбор протокола МПИ-2 и активное устройство МПИ-2 переключается на синхронные тайминги МПИ-2 ( тут же выдавая DIN / DOUT ).
Если же RPLY приходит после DIN / DOUT - это означает выбор протокола МПИ-1 и активное устройство МПИ-2 работает до конца этого шинного цикла по асинхронным таймингам МПИ-1.
Задача согласователя МПИ-2 / МПИ - согласовать напряжения стандартов МПИ-1 и МПИ-2 и задержать "быстрый SYNC" активного устройства МПИ-2 на 150 нс. Весь остальной обмен между устройствами на шинах МПИ-1 и МПИ-2 не требует дополнительного согласования в адаптере.
В конвертерах МПИ2 до МПИ-1 будет порядочно ИС - причем серии КР531.
*
По описанию господина Patron выходит, что на МПИ2 надо выводить сигналы TA и SSYNC - "трансляция адреса" ( не путать с SYNC ) и "адрес принят" ( не путать с RPLY - "данные приняты" ).
*
По поводу аналогии с обычным поведением предметов на разных скоростях -
есть старенький клип группы "Квин", где рокеры поют и танцуют на железнодорожной платформе, которая едет со скоростью примерно 40-50 км/час - предположим, платформа прицеплена к локомотиву под названием "1801ВМ1-5 мгц".
А теперь представим, что платформу с музыкантами прицепили к поезду "Сапсан" ( аналогия - 1801ВМ3-7 мгц ) и прокатили на скорости 220 км/час -
сильно сомневаюсь, что бы они там прыгали - им надо было бы держаться двумя руками за прикрученные к полу микрофонные стойки, и желательно как следует упираться ногами. О пении вообще речи не идет.
выходит, что на МПИ2 надо выводить сигналы TA и SSYNCЛогично предположить, что если есть желание подключать устройства МПИ через адаптер к шине МПИ-2 - нужно иметь на МПИ-2 все сигналы, которые нужны устройствам МПИ.
Ведь по идее - стандарт МПИ-2 - это просто синхронная надстройка над МПИ с выбором типа таймингов ( незаметным для устройств МПИ способом ) в начале каждого шинного цикла ( быстрые синхронные тайминги МПИ-2 или медленные асинхронные тайминги МПИ ) и электрическим согласованием низковольтной шины МПИ-2 с 5v шиной МПИ через адаптер.
Начали прикидывать насчет ISA, и выяснилось, что при её привлекательности по простоте драйверов против PCI, она существенно сложнее в аппаратной реализации (именно в нашем случае), вот по каким причинам:
1. ISA 5-вольтовая, ее просто так к FPGA не подключить, а на буферы на плате mini-ITX уже физически нет места
2. ISA требует значительно большее (чем PCI) количество сигнальных выводов ПЛИС, а их еле-еле хватило на PCI. Получается, надо еще регистры вкорячивать, а места опять же нет.
3. На шине ISA отдельное адресное пространство для устройств ввода-вывода, плюс 1мб пространство памяти, все это никаким боком не дружит с обычной адресной структурой PDP. Данные проблемы отсутствуют с шиной PCI.
Таким образом, выходит, что PCI хорошо становится на плату аппаратно, но никому не интересна программно, а ISA программно интересна, но аппаратно её поддержать очень дорогого стоит..
Таким образом, выходит, что PCI хорошо становится на плату аппаратно, но никому не интересна программно, а ISA программно интересна, но аппаратно её поддержать очень дорогого стоит..
Покажите мне кого-то тут кому вообще интересны эти пЭцЭ-шные в общем-то рассчитанные на дикие обьемы силикона шины?
UEXT будет иметь смысл только если со стороны pdp11, скажем, сетевую карту подрубленную к UEXT будет видно как: XQ, address=17774440-17774457, type=DELQA, ну а тот же gameduino будет виден как КЦГД хотябы (ну может c возможностью менять конфиг на КГД или VSV11, VSV21, QVSS, правда не ясно какой там вообще софт есть под эти DEC стандарты).
МПИ2? на сколько она будет быстрее той же МПИ1? Говорят что потенциал QBUS-a далеко не исчерпан и даже в самых последних /83 /93 kdj-11 проц потребляет только 30% пропускной способности. Не забывайте о том что это не пЭцЭ в котором 90% пропускной способности шины потраченно в задницу (на графику).
МПИ2? на сколько она будет быстрее той же МПИ1? Говорят что потенциал QBUS-a далеко не исчерпанПроблема в соблюдении стандарта.
Стандарт Q-Bus ( он же МПИ ) требует, чтобы безусловно соблюдались строго определённые минимальные интервалы времени между изменениями сигналов на различных линиях. Если соблюдать эти тайминги - шина будет работать медленно, если не соблюдать - это уже не будет МПИ.
Об том и речь, что если мы хотим "просто максимально ускорить МПИ в рамках разумного" и при этом не утратить совместимость со стандартом МПИ - нужен новый стандарт, который прямо и однозначно опишет, как такого добиться. Это и есть МПИ-2.
Но если уж будет новый стандарт, который потребует аппаратного переходника для подключения шины МПИ к новой шине, то ничто не мешает сделать новую шину низковольтной при полной совместимости по протоколу обмена с МПИ.
Интересный вопрос :
А кто будет делать эти самые карты МПИ-2 ?
А вот и ответ : владеют навыками шевеления ИС на плате в тусовке всего 2 чел : я и Anonymous.
А остальные будут думать : ну почему опять Октябрьская революция вместо нормального течения дел ( имеется ввиду ИСА ) ?
А карту ИСА можно взять и переставить в ИБМ-комп и запустить там эмуль PDP-11 -
вот где есть совместимость ( на самом деле она не столь прямая - дело в карте ремаппинга адресов, но учитывая гигагерцы в ИБМ - это дело поправимое.)
Интересный вопрос :
А кто будет делать эти самые карты МПИ-2 ?Ну, иметь 5v на выходе процессора БК12 вряд ли реально. А если есть желание, чтобы к процессору БК12 можно было подключать шину МПИ и заранее известно, что придётся делать адаптер, то вариантов всего два:
1. Процессор БК12 будет иметь низковольтную шину с протоколом и таймингами МПИ
2. Процессор БК12 будет иметь низковольтную шину с протоколом и таймингами МПИ-2, полностью обратно совместимую со стандартом МПИ.
При этом ни только делать устройства МПИ-2, но даже иметь шину МПИ-2 более длинной, чем несколько проводков до адаптера МПИ - никто не заставляет. Просто, если процессор БК12 будет изначально поддерживать на своих низковольтных "МПИ-выходах" стандарт МПИ-2, то это полностью снимет проблемы быстродействия для тех, кто хотел бы сделать "быструю низковольтную карточку МПИ без доисторических ограничений скорости".
А карту ИСА можно взять и переставить в ИБМ-комп
Это только у хардкорных электронщиков такие материнки в раб. состоянии под рукой подключенные стоят и у ретро-геймеров. Такой шины нет!
Q-BUS позволит подрубать родное DECовское? А зачем? И что именно?
владеют навыками шевеления ИС на плате в тусовке всего 2 чел
А если спецов всего 2-е это уже педагогическо-метадическая проблема подготовки кадров )
И ещё совсем уже вопрос из под самой толстой брони.
Пожалуйста нарисуйте в двух словах, что за аппарат вы на выходе хотите
ну я очень честно спрашиваю только для себя, поскольку хочу понять
что это за машинка должна быть вообще и в плане совместимости и в плане
стартовых возможностей, опишите что это за "Х-box" ??? То есть (может и не совсем по теме), давайте на мгновение вернёмся к началу - что за МикроЭВМ проектируется. примерное ТО (чисто лирическое\литературное) без конкретной детализации из названий микросхем и токов\напряжений ?
Главное хочется узнать почему заведомо неудобный бк-корпус в который ничего не влезет !!! Почему не модульный ящик аля ДВК?
Но самое главное вот без всяких расширений что он будет уметь и какое ПО
с ходу потянет. (ИМХО: АНДОС не предлагать!)
Теперь закидайте меня помидорами, но я бы всё таки хотел бы ответ почитать,
поскольку искренне интересуюсь. Как не специалист в предложении Patrona вижу больше логики чем во всех других.
Как не специалист в предложении Patrona вижу больше логики чем во всех других.
Аналогично и я. По-моему плата с десятком микросхем от MM и Anonymous-a не имеет ничего общего с новой шиной и годится исключительно для МПИ1 (про нужность которой надеюсь тут никто не спорит).
А Patron логично предлагает установить СТАНДАРТ на МПИ2, который по протоколу обмена будет совместим с старым QBUS (это требуется для реализации МПИ1 в том же устройстве, и будет тормозить обмен по МПИ2 во время работы старых устройств на МПИ1) но откроет скорости передачи до сотен мегабайт в секунду за счет LVDS-а на МПИ2. В плане наружной реализации МПИ2 представляет в этом случае простые GPIO pin-ы выведенные на какой-нибудь простецкий разьем по типу 2-pin header, вся же остальная начинка в самой FPGA (без которой не обойтись в этом случае так как нужны будут переферийные ячейки на выходах материнки и входах каждой платы расширения МПИ2).
А Patron логично предлагает установить СТАНДАРТ на МПИ2, который по протоколу обмена будет совместим с старым QBUS (это требуется для реализации МПИ1 в том же устройстве, и будет тормозить обмен по МПИ2 во время работы старых устройств на МПИ1) но откроет скорости передачи до сотен мегабайт в секунду за счет LVDS-а на МПИ2.
Проблема МПИ-2 вот в чем:
1. Нет готовых устройств и скорее всего никто из сторонников МПИ-2 сам их разрабатывать не планирует.
2. МПИ-2 пока существует на уровне рассуждений. У МПИ-1 есть ГОСТ, на основе которого его четко можно делать. У МПИ-2 подобного всесторонне проработанного документа нет.
3. МПИ-2 со всеми этими переключателями МПИ1/МПИ2 тупо физически не влезет на плату mini-ITX БК12 в текущей реализации.
4. Самая большая проблема - тестирование. Пока не ясно, как всесторонне оттестировать МПИ-1 в БК12, а вот как тестировать МПИ2 - вообще загадка. Делать специально для этого устройство? Какое? СМК512 переделывать под неё? Поддерживать далее все новые платы для БК11М в двух вариантах - МПИ1 и МПИ2?
В плане наружной реализации МПИ2 представляет в этом случае простые GPIO pin-ы выведенные на какой-нибудь простецкий разьем по типу 2-pin header, вся же остальная начинка в самой FPGA (без которой не обойтись в этом случае так как нужны будут переферийные ячейки на выходах материнки и входах каждой платы расширения МПИ2).
КМК, проще всего во всех смыслах использовать слоты как у ISA. По этому же пути кстати пошли и в ZX Evo.
---------- Post added at 12:57 ---------- Previous post was at 12:54 ----------
Пожалуйста нарисуйте в двух словах, что за аппарат вы на выходе хотите
ну я очень честно спрашиваю только для себя, поскольку хочу понять
что это за машинка должна быть вообще и в плане совместимости и в плане
стартовых возможностей, опишите что это за "Х-box" ??? То есть (может и не совсем по теме), давайте на мгновение вернёмся к началу - что за МикроЭВМ проектируется. примерное ТО (чисто лирическое\литературное) без конкретной детализации из названий микросхем и токов\напряжений ?
Вопрос ко мне (по БК12) или к ММ (не по БК12) ?
МПИ-2 пока существует на уровне рассуждений. У МПИ-1 есть ГОСТ, на основе которого его четко можно делать.Если есть желание иметь в будущем закреплённую в стандарте возможность вести скоростой синхронный обмен по низковольтной шине МПИ - нужно думать про МПИ-2.
Если стандартная скорость МПИ полностью устраивает и ускорять шину относительно требований стандарта МПИ желания нет - никакой стандарт МПИ-2 не нужен.
В аппаратной части большой разницы в реализации МПИ и МПИ-2 на БК-12 быть не может - в обоих случах нужен адаптер между низковольтной и 5-вольтной частями шины. Адаптер МПИ-2 отличается от адаптера МПИ только тем, что задерживает синхронно выдаваемые в низковольтную шину сигналы до установленных в стандарте МПИ задержек. Если адаптер не будет задерживать сигналы низковольтной шины - их должен будет задерживать процессор перед выдачей на низковольтную шину - и тогда и в низковольтной, и в 5-вольтной частях шины будет возможен только медленный МПИ-обмен.
Изначально у меня были такие рассуждения:
1. Есть БК11М с шиной МПИ, под которую есть старые устройства и можно делать новые устройства.
2. Разрабатывается БК12, где будет та же МПИ, с которой смогут работать все устройства от БК11М (и елка там особо не понадобится - нагрузочная способность итак будет неплохая, достаточно просто разветвителя, но можно и елку).
3. Существуют готовые устройства под различные стандартизированные шины, которые можно было бы подключить к БК12, установив там такую шину. Назовем эту шину условно ШИНА-1.
4. Под ШИНУ-1 никто не мешает делать и свои устройства, если очень захочется. Данные устройства можно будет предлагать и в сообщества других платформ, где есть такая шина.
=========вдруг рождается идея о шине МПИ-2==========
5. Тогда вместо набора МПИ + ШИНА-1 в БК12 будет сложный набор ШИНА-1 + коммутируемая МПИ/МПИ2. Либо только коммутируемая МПИ/МПИ2.
6. Устройства под шину МПИ-2 не будут работать на БК11М.
7. Устройства под шину МПИ-2 не будут применимы ни на какой другой платформе.
8. Есть ли хоть один аргумент в защиту того, что шина МПИ-2 для БК12 чем-то привлекательнее, чем простая UEXT с готовыми устройствами?
9. Учитывая, что проработки уровня ГОСТов на шину МПИ-2 нет, существует она только на уровне идеи, готовых устройств для её тестирования нет - довольно странно браться такую шину в БК12. Т.е. ставить разработчику задание - "сделай примерно так, тестировать не надо". И что мы получим?
10. Шина МПИ-2 пожалуй могла бы иметь смысл в БК12 (не как коммутируемая, а как отдельная, в виде слота по типу ISA) в том случае, если найдется желающий полностью проработать и составить спецификацию данной шины, а также желающий (возможно другой кто-то) разработать под неё хотя бы одно не тривиальное устройство и совместно довести процесс отладки такой шины до конца.
8. Есть ли хоть один аргумент в защиту того, что шина МПИ-2 для БК12 чем-то привлекательнее, чем простая UEXT с готовыми устройствами?
Из всех пуктов ключевой этот. То что тут называется МПИ2?
1. это с точки зрения "наружного" от fpga железа есть:
а) некая шина LV (low voltage) для быстрой скорости;
б) это LVDS А НЕ LVTTL, чтоб не требовать BGA корпуса и дикого количества pin-ов;
2. это с точки зрения внутренней схемы в fpga есть:
а) автомат который синхронизирует работу устройств на МПИ2 так что они програмно видятся как обычные устройства на МПИ1 (т.е. в принципе может стоять ПЛАТА SCSI в слоте МПИ1 и качать по DMA данные в память стоящую в слоте МПИ2);
b) этот автомат поддерживает предложенный Patron-ом "синхронный" режим обмена, который якобы имеет 100% совместимость с обычным протоколом обмена QBUS но за счет сокращения неких фаз в протоколе может работать быстрее обычного на 25...40% (??? на сколько если точнее).
Если да? то можно её оформить "снаружи" в том же виде как выглядит UEXT. А "внутри" сделать переключением режима прошивки поддержку ВСЕХ протоколов UEXT + своего самодельного на LVDS.
Если нет то в чем я неправ? или что имеется в виду под "наружной" и "внутренней" реализацией МПИ2 ну или ШИНА-1?
10. Шина МПИ-2 пожалуй могла бы иметь смысл в БК12 (не как коммутируемая, а как отдельная, в виде слота по типу ISA) в том случае, если найдется желающий полностью проработать и составить спецификацию данной шины, а также желающий (возможно другой кто-то) разработать под неё хотя бы одно не тривиальное устройство и совместно довести процесс отладки такой шины до конца.
По-моему это невозможное требование, тогда бы пришлось отказаться от МПИ1... Невозможно подключить 2 разные шины к процу, у процессора 1 шина обмена к которой подключается синхронизатор разных шин, он и разруливает конфликты обращения между периферией на шинах и процом.
это LVDS
lvds что бы скорость какая никакая была, нужны правильные разъемы и плата 4х слойка, на 2х слоях что бы добиться нужного волнового сопротивление, дороги должны быть толщиной 0.6мм и растояние между парой 0.2мм при толщине платы 1мм, зазор до другой пары 0.6мм, еще учесть надо что если в банке fgpa юзается lvds то другие ногу уже не заюзать и максимум на банк у альтер 4 трансивира
---------- Post added at 21:18 ---------- Previous post was at 21:16 ----------
Хотя с ногами мож и прогнал, надо почитать или тупо в квартусе проверить, но 4 трансмиттера на банке это 100%
Вопрос ко мне (по БК12) или к ММ (не по БК12) ?
Я свой вопрос отзываю ) Спасибо! )
Прошу голосовавших за ISA пояснить свою точку зрения. Почему ISA, а не PCI?
дело в том, что ISA требует больше ног ПЛИС, которых не хватает, и придется устанавливать еще и регистры, а также буфера для преобразования к 5В, что чисто физически будет сложно разместить на плате формата mini-ITX.
Кроме того, есть ли представление, как ахритектурные проблемы сопряжения ISA и ВМ1/ВМ3 решать? или же голосовали просто "сердцем" ?
А именно, вопрос в том, кто и как представляет себе программирование ISA в БК12: как процессор ВМ1 должен работать с пространством памяти ISA (читать/ писать в пространство 1мб), как процессор должен работать с отдельным пространством внешних устройств ISA и как это все должно работать в режиме DMA, причем как из памяти процессора во внешние устройства ISA, так и наоборот. От ответов на указанные вопросы может зависеть и конкретный способ аппаратной реализации ISA в БК12. Если есть глубокомысленные ответы на данные вопросы, будем переделывать шину на ISA. Если нету, то проще оставить PCI, которую уже развели. Поскольку все равно пока одинаково непонятно, как архитектурно реализовывать PCI и как архитектурно реализовывать ISA в БК12.
Кстати говоря, существует адаптер, позволяющий устройства ISA использовать на шине PCI. Обратного адаптера нет.
Немного конструктивизма :
Поскольку все устройства на ИСА в БК12 будут внешние, целесообразно сделать вообще переходник МПИ -> ИСА в качестве отдельного устройства, для возможной ( потом ) продажи его по-отдельности ( т.е. предусмотреть для него отдельную плюшку ).
*
Конструктивно со стороны МПИ шину ИСА можно представить адресным полем в диапазоне адресов 170000-171777, регистры управления ремаппингом - в диапазоне адресов 172100-172137 ( т.к. в 172140 сидит МУ в ДВК ).
Адресное поле представляет из себя проекцию на ИСА с таблицей адресов в СОЗУ, ячейки которого можно модифицировать из зоны регистров.
Например, в ячейке ремаппинга № 000002 содержится указатель 001000 - т.е. при обращении к адресу 170002 МПИ мы обращаемся к адресу
001000 в шине ИСА - таким образом, при запуске БИОС БК12 настраивает таблицу ремаппинга и появляется возможность пользоваться устройствами на шине ИСА. Следует принимать во внимание размер АП шины ИСА - 16 Мбайт ( 2 в 24-й степени ) - т.е. потребуются
не менее 3 ИС 62512-10 нс для таблицы ремаппинга.
Поскольку вроде как на ИСА нет векторных прерываний, придется их организовать "вручную" небольшим контроллерчиком, опять же с таблицей векторов, назначенных на отделные проволоки прерываний шины ИСА.
Немного хуже дело обстоит с ПДП на ИСА - он там несколько специфичен, но для серьезной работы придется, видимо, его тоже реализовать, причем без таблицы ремаппинга адресов на запись ( обсуждаемо ). Почему без таблицы - т.к. адреса должны вроде как задаваться пользователем в самом устройстве на шине ИСА - достаточно их просто странслировать на МПИ.
*
Регистры управления шиной ИСА можно представить как :
172100 - адрес таблицы ремаппинга адресов ( 1000 ячеек - 10 бит )
172102 - данные таблицы ремаппинга ( младшие разряды ) адреса шины ИСА
172104 - данные таблицы ремаппинга ( старший байт ) адреса шины ИСА
172106 - битовая карта разрешения прерываний ( каждый бит соответствует отдельной проволоке шины ИСА для прерываний )
172110 - адрес таблицы векторов прерываний ( 16 ячеек - 4 бита )
172112 - данные ( т.е. собственно вектора ) таблицы векторных прерываний.
172114 - битовая карта разрешения ПДП от шины ИСА - по одному биту на каждую проволоку ПДП шины ИСА
Вероятно понадобятся :
172116 - адрес таблицы начальных значений счетчиков адресов самодельного контроллера для реализации ПДП со стороны шины ИСА
( 8 ячеек )
172120 - данные таблицы начальных значений ПДП со стороны шины ИСА ( младшие байты )
172122 - данные таблицы начальных значений ПДП со стороны шины ИСА ( старший байт )
Вероятно, может понадобится регистр - селектор групп адресов ремаппинга ( т.е. управления страницами ремаппинга ) - думается,
16 шт. вполне достаточно -
172124 - номер страницы карты адресов ремаппинга, биты 1-4 ( возможно, 1-6 - для ИС 62512 в карте ремаппинга адресов обращения )
Это будет особенно полезно при работе с картами ИСА, имеющими большое к-во ячеек на шине ИСА - например, картами ОЗУ.
*
В общем, нужна одна довольно большая плюшка с большим к-вом выводов - для навешивания внешних ИС СОЗУ. Без ремаппинга адресов не стоит огород городить - будет слишком сложно пользоваться шиной ИСА со стороны МПИ.
Мое мнение по поводу предложенной архитектуры = ОТКАЗАТЬ! Это не что иное как превращение pdp11 в недоПЕЦЕ (по типу БК0010, но ту дибильную инициативу можно списать на нищенское положение населения той страны, а эту нам никто уже не простит). Примеров создания ПРАВИЛЬНОЙ периферии для ПРАВИЛЬНОЙ архитектуры море - CMD, DILOG и EMULEX особенно прославились в этом плане.
Я бы предложил такую вот шину: Intel LPC (Low Pin Count) (http://www.intel.com/design/chipsets/industry/25128901.pdf)
Требует в минимальной конфигурации всего 7 линий (9 с поддержкой одного канала DMA и одного канала IRQ), вполне заменяет ISA (собственно и придумана как замена ISA). Используется как внутриплатная шина на материнках PC, выпускаются разные чипы под нее - SuperI/O например, или флешки (бывает BIOS в таких хранится).
Если нужно - можно разработать недорогой переходник LPC в МПИ/ISA/UEXT.
В этой теме рассматривается потенциально-возможное расширение системы, а конкретных предложений подключаемых плат нет. Поэтому, думается, тратить кучу ресурсов (как аппаратных - ноги ПЛИС, место на плате, итд, так и время разработчиков) на эту далеко не всеми востребованную (на данный момент даже четко не очерченную) возможность неразумно. А так- ставим простой разъемчик, например, на 24 контакта, заводим туда 10-12 линий от ПЛИС, побольше земли (шина скоростная), немного питания, и забываем про нее, пока не появится необходимость что-то прицепить.
Если прицепить например платку с одним чипом Super I/O, то получим сразу пару PC-шных стандартных COM-портов, параллельный LPT, контроллеры FDC, PS/2, порт аналоговых джойстиков. Или маленькую платку с одной флешкой. Ну или попродвинутее чего с небольшой ПЛИС - тут уже простор для аматоров.
Условный минус LPC в том что нельзя сразу прицепить имеющуюся стандартную плату ISA/МПИ. Но разрабатывать новое (имхо, БК-12/13? это уже весьма условное ретро) изделие ориентируясь на единичные (и весьма разнообразные!! - что автоматически потребует разнообразия в софте/драйверах) остатки в кладовках/свалках мне не представляется правильным. При необходимости/желании проблема подключения таких плат решается дополнительным переходником (например LPC->ISA/МПИ).
LPC (Low Pin Count, малое число контактов) — шина, разработанная компанией Intel и предназначенная главным образом для подключения стандартных устройств, доставшихся современным персональным компьютерам «в наследство» от ранних ПК и обычно называемых унаследованными (legacy). Раньше такие устройства подключались к шине ISA.
Целесообразность разработки новой шины объясняется следующими основными причинами:
унаследованные устройства используют заранее определённые диапазоны адресов памяти и ввода-вывода и не обладают возможностью конфигурирования, предусмотренной технологией Plug and Play, поэтому они не могут быть напрямую подключены к более современным шинам (PCI, AGP, PCI Express), имеющимся в современных ПК;
традиционно использовавшаяся для подключения таких устройств шина ISA имеет много сигналов (88, не считая линий питания), что усложняет и удорожает как контроллеры, так и системные платы, поэтому сохранение её в прежнем виде нецелесообразно;
еобходимость сохранять электронную совместимость с шиной ISA в обычных ПК отсутствует, поскольку предназначенные для неё устройства расширения (например, сетевые и звуковые платы) к рубежу веков практически «вымерли».
Шина LPC имеет всего 7 обязательных и 6 необязательных сигналов. Обмен данными по ней идёт в синхронном режиме с частотой 33 МГц (шина ISA является асинхронной, что также усложняет работающее с ней оборудование), причём каждый так передаётся 4 информационных или управляющих бита. Разрядность адреса увеличена до 32 бит, что позволяет задатчикам шины прямо обращаться к адресному пространству памяти объёмом 4 Гбайта (у шины ISA разрядность адреса составляла 24 бита, что ограничивало возможности адресации величиной 16 Мбайт). Реальная пропускная способность LPC, составляющая 6,7 Мбайт/с, ненамного уступает таковой у ISA (до 8 Мбайт/с) и совершенно достаточна для одновременной работы всех подключенных к ней устройств (по расчётам Intel, они используют порядка 75% максимальной пропускной способности).
В современных ПК шина LPC через мост подключается к шине PCI или PCI Express (технически мост PCI-LPC обычно входит в состав микросхемы «южного моста»). К LPC обычно присоединяется микросхема многофункционального контроллера, в англоязычной документации именуемого «Super I/O». В его состав могут входить, например, последовательные, параллельный и инфракрасный порты, контроллер интерфейса PS/2, контроллер гибких дисков, а также набор линий общего назначения (General Purpose I/O, GPIO), к которым часто подключаются датчики температуры и вентиляторы. Кроме того, к LPC могут подсоединяться другие как современные (например, модуль TPC), так и устаревшие устройства (например, аудиокодек AC'97).
С точки зрения программиста шина LPC как бы отсутствует: программы просто работают с регистрами подключенных к ней устройств. Хотя у LPC отсутствуют традиционные сигналы запросов прерываний и прямого доступа к памяти, эти возможности поддерживаются, причём создаётся иллюзия применения обычной шины ISA. Например, с точки зрения программиста подключенные к LPC порты и контроллер интерфейса PS/2 генерируют обычные для них запросы прерываний IRQ1, IRQ3, IRQ4, IRQ12, хотя физически эти линии отсутствуют. Определять наличие или отсутствие тех или иных устройств, подключенных к LPC, необходимо соответствующими функциями BIOS. Зачастую информация о них содержится в таблицах ACPI, поэтому анализ конфигурации обычно целесообразно начинать именно с их разбора.
perestoronin
28.11.2013, 22:14
Изменяю своё решение - я теперь за LPC для БК12 :), другие и не нужны в ней, по крайней мере на плате, но если нужны будут, то как отмечено можно предусмотреть переходники.
Про проекты с реализацией этой шины в FPGA где можно почитать?
Какие FPGA оптимально подходят для LPC ?
Про проекты с реализацией этой шины в FPGA где можно почитать?
На OpenCores есть проект использующий LPC. В нем модуль LPC-хоста для шины Wishbone занимает аж 384 строчки, файл 17К (из них половина - комментарии).
Какие FPGA оптимально подходят для LPC ?
ИМХО, практически любые современные, поддерживающие 3-вольтовые стандарты ввода-вывода, LPC достаточно простая шина, намного проще чем PCI. Я предполагаю что периферийное устройство типо параллельного порта (УП), использующее шину LPC и в не самый толстый MAX3K влезет.
После утомительных ночных обсуждений, наконец появилось понимание, что шина LPC (http://ru.osdev.wikia.com/wiki/LPC) (+еще описание LPC (http://ru.wikipedia.org/wiki/Low_Pin_Count)) будет наиболее разумным выбором для БК12: с одной стороны она программно совместима с ISA (и можно сделать относительно не сложный адаптер для ISA-устройств) и существуют чипсеты с поддержкой данной шины, а с другой стороны не требует большого числа контактов ПЛИС и не занимает на плате много места. Более того, в текущей конфигурации платы, обмен между двумя ПЛИС итак ведется по схожей с LPC шине, так что фактически изменения будут минимальны.
Из минусов - для неё не существует стандарта разъема, т.к. она является межчиповой (внутриплатной) и не рассчитывалась на подключение устройств через слоты, поэтому придется выбирать разъем, предположительно PCI-Express x1 (36pin) или SL-36 (http://www.brownbear.ru/goods/3203.html).
На некоторых ноутбуках LPC-шина выведена на Mini PCI-Express разъём, хотя опять же, единого стандарта распиновки нет. Вот тут пример карты (http://www.pdapart.ru/miniPCI_manual.pdf), одновременно поддерживающей интерфейсы mini-PCI/mini-PCI-Express/LPC.
Вторым, более существенным минусом, является необходимость реализации на VHDL модуля IP - Intellectual Property.
Локальным плюсом данной шины будет то, что возможна унификация разъема и распиновки данной шины между проектом БК12 и проектами уважаемого Vslav, что положит начало некому стандарту в ретро-проектах.
Касаемо замечаний, что шина не вписывается в концепцию развития БК0010 -> БК11М -> ДВК -> БК12, то добавлю, что БК12 изначально туда мало вписывается наличием на борту USB & Ethernet на процессоре PIC32MX, но в то же время ни наличие PIC32MX, ни наличие шины LPC никак не отменяет возможности запускать софт ДВК на БК12, другой вопрос в том, что отлаживать FPGA-реализацию режима полной совместимости с ДВК просто некому, в обязанности моего разработчика это не входит.
Дополнительно возник вопрос - а нужно ли оставлять МПИ/УП на плате mini-ITX БК12 ? По идее они будут мало востребованными в таком формате платы/корпуса и по большому счету будут бессмысленно занимать выводы дополнительной ПЛИС, уродливо смотрясь на плате в виде разъемов IDC-50 (шаг 2.54). Логичнее было бы перенести их на плату расширения под будущую шину LPC. Кто что думает?
mbojenov
29.11.2013, 16:16
С МПИ можно так:
на материнке поставить разъем типа IDC-50 под опрессовку, а ответник для СНП58 вынести на шлейфе.
Это недорого и если возникнут проблемы, я как бывший радио-электромонтажник могу эти хвосты качественно сделать.
Но в идеале можно предусмотреть подключаемую через такой же шлейф елку.
Ну вообще так и предполагалось - в первой ревизии платы были IDC-50 в качестве МПИ и УП, только вот теперь я решил все IDC-10 и IDC-50 поменять с шага 2.54 на шаг 2мм, т.к. слишком уж громоздко смотрятся 2.54.
Что касается "елки" - то она уже изготовлялась и распространялась Kisser'ом, надо только наверное попросить его выкроить времени, кинуть клич желающих на новый тираж и сделать хотя бы в виде конструкторов.. да хотя бы просто сами платки с инструкцией по монтажу, деталей-то там не особо много.
Тут сейчас жаркие споры в привате, не можем определиться, что ставить на плату в качестве разъема шины LPC: IDC, SL-36, PCI-Express (36pin), или еще чего ?
Разработчик настаивает, что слотовые - крайне ненадежны и имеет место безумный геморрой при изготовление макеток под такие слоты. Настаивает на использовании IDC-разъемов под шину, но при таком количестве IDC на плате меня от них уже воротит. И потом, массовые производители, видимо оценив с маркетинговой точки зрения и с точки зрения надежности, решили все-таки для промышленных массовых шин использовать слотовые разъемы, а не IDC и не DIN, не смотря на дороговизну золочения плат под слоты, более дорогие разъемы и необходимость качественной фрезеровки края текстолита под слот.
Опять же, большая часть даже не сильно массовых плат в коммерческих проектах стараются делать как можно симпатичнее визуально, Natami (http://www.natami.net/gfx/NatAmi64_MX/natami64_mx_4.jpg) тому пример - начиная с правильной геометрии расположения каждого резистора, заканчивая полным отсутствием громоздких и неказистых IDC-2.54, а в качестве универсальных шин если не промышленные стандарты, то во всяком случае те же краевые слоты, что было и в ZX Evo использовано, и как-то же делают платы теперь под них.
Переговорил с Романон Чуниным (разработчик ZX Evo), он использует SL-62, никаких проблем ни с разработкой карт расширений, ни с их эксплуатацией или производством он припомнить не смог, сказал что использует никелирование вместо золочения и по цене это вполне демократично выходит.
Nick Pastushok
17.05.2014, 01:32
Здравствуйте.
Разрешите и мне вставить свои 5 копеек. (не бейте пожалуйста за некомпетентность)
Проголосовал за ИСА, так как показался мне вначале в принципе не плохой вариант сразу использовать все от ПЦ, и видеокарты и сетевухи и контроллеры флопов ИДЕ с портами (мультиплаты). Сразу имеется вся необходимая периферия. Плат таких у меня найдется разных десятка два, притом рабочих. Но вот когда речь пошла про адаптацию касательно ПДП (ремапинги там разные), то сразу понял, что вся эта затея - тот еще геморой, и на самом деле весь кайф готовинькой периферии сразу превращается в ужас при реализации и программировании. Короче ИСА на ПДП - это глупость! Кстати , все ГПИО этх плюшек могут работать на 3,3в, и сразу перед исчезновением ИСЫ на ПС ее перетащили на эти 3,3в, и вроде бы как половину девайсов даже работало. (это ОБС = одна баба сказала)
Если в БК12 будет "живой" проц, то нужно вывести на шину всего его , тогда это не потянет много ГПИО плюшки, и будет по сути тем же МПИ. Если проц будет не "живой" а плюшевый, тогда вывести из плюшки кучу ГПИО на длинный IDC, и не обязательно один, но можно и на два и 3 и 5..., и не обязательно одинакового размера. К тому же можно вывести столько чтобы хватило для сигнальной реализации МПИ, но конечно же, если проц будет плюшевый то он уже не на 7а как минимум на 20 мегагерц почешет, ну и пускай себе чешет тогда с ним и фаст-МПИ. А чего думать то про старое, разве не можно все необходимое по максимуму в новом сделать, и контроллеры накопителей и видео и клавиатуры и порты ? Главное плюшку по ядренее взять, а дальше, на сколько уж фантазии хватит. Например есть Циклон2-8К с кучей гпио и при этом еще не БГА-шный, ну если мало будет тогда взять Циклон3-10к или 16К. А ГПИО можно попытаться расширить при помощи вообще копеешных альтеровских 240-ок.
Разъемы с шагом 2мм на мой взгляд для радиолюбителя пока еще дефицит и лишние неудобства во всем кроме меньшего размера, так что я за 2,54. При этом ничего личного, я себе на алиэкспресе заказал и 2мм и 1,25мм, только вот заказал КИТ с цыклоном 2-8К, а он приехал и вот сюрприз, в нем 2мм штырьки (недосмотрел) и потому чтоб сопрягать со всеми экспериментальными (ардуиновскими) шелдами разными, пришлось заказывать вот эти 2мм-ки , ждать их месяц и изготавливать плату переходника. Я противник шин с мультиплексированными адресом и данными, еще и потому склонялся к ИСА, и предпочел бы шину похожую например на ИСУ , но только со своими специфичными прерываниями и ПДП и всем остальным (меньше адресов, нет пространства ввода вывода ИОР /ИОВ), но сигнально тот же МЕМР /МЕМВ что и в ИСА, чтоб легко туда можно было прицепить память или регистр порта ввода вывода. Прямо все завел нужные адресные и данные ну и селектор/дешифратор адреса сделал и все уже работает, и не нужны всякие там подтверждения, груды управляющих сигналов, и не нужно в каждом девайсе снова и снова демультиплексировать... Если магистраль будет максимально простой для понимания и припаивания к ней то новые девайсы будет строить легче и бысрто появится альтернатива старым.
ИМХО - в RT-11SJ ПДП на ИСА нафиг не уперлись - ни от винта, ни от портов.
В драйвере только развесистый гемор от ПДП происходит. К тому же есть некотрая неопределенность от ПДП прямо в высшие адреса - вдруг это злой умысел ?
Но для 8-ми задачника ПДП весьма бы пригодился, особенно на производительности более 1 млн. рег-рег.
*
Если бы я проектировал новодел на плюшках, сделал бы максимально - быструю МПИ из основного ядра, и отдельной большой ИС мост МПИ - ИСА, с буфетами и картами адресов ремаппинга, на отдельных ИС СОЗУ. Почему на отдельной ИС - такое дело может иметь и отдельный спрос, к тому же потребует нихило ног ( сотню минимум ).
*
Есть мнение, что в ПЛМ главного процессора неплохо предусмотреть СОЗУ для адресов - ниже 56 кбайт, по возможности - 0-тактов. А высшие адреса и регистры устройств - сделать уже через МПИ. А вот кэш, как главную проблему современности, вообще исключить - от него в архитектуре БК11 будут только непонятки ( переключение страниц ... )
Проголосовал за ИСА, так как показался мне вначале в принципе не плохой вариант сразу использовать все от ПЦ...
Вариант это плохой, и казаться хорошим он может токо тому кто с pdp11 софтом не знаком вообще и кроме x86 pc мало что видел. А суть в том что РС развивался как "контроллер" т.е. 90% задач валили на основной процессор, мощу которого увеличивали каждый год в 2 раза. pdp11 не такой, его задача только "процессы и вычисления" а рутину он возлагает на контроллеры. Таким образом isa платы это "безголовые" рычаги чтобы их подключить к pdp11 надо приделать на QBUS шину контроллер ISA шины со своим i286... а лучше intel atom cpu.
Может, ISA и не совсем хорошая шина, но получше МПИ будет в плане быстродействия - никак не меньше, чем в 2 раза - при правильной реализации.
И написание дров под RT-11 под RS-232, LPT и некотрые другие устройства вполне по силам тем, кто может читать восьмеричный код и сам дезассемблировать его ( на бумажке ). А вот PCI - крайне сложна, там без мостов PCI-ISA совсем дело тухлое чего-либо делать, либо самодельный мост получится размером в полуплату ДВК, не меньше. ) Обращаю внимание так же, что до 80% всех контроллеров ( в мире ИС ) выпускаются если не с готовой ISA на входе, так с её обрезкой под вход селекции адресов и отдельный вход селекции выборки чипа. Более того большая часть стареньких плат ISA отлично документирована - т.е. можно писать софт буквально "по нотам".
В общем и целом - если делать какие - либо шины в новоделе БК - так это МПИ на пределе своих скоростей и ISA - для установки законченных дешевых мультикарт и видеоконтроллера. Там и др. карточки будут очень неплохо смотреться...
О составе моста МПИ - ISA я писал выше в этой ветке. Его, кстати, можно и немного упростить - выкинуть механизм блочного ДМА и еще несколько узлов.
( Малопонятно , почему до сих пор не вышла БК12 на ПЛМ J11 ? - Хрен с видеоядром, нам процессорное ядро нужно, можно без кэша - его вполне хватит на первых порах ... )
Вообще, если так прикинуть по шинам - из главной ПЛМ процессора ( пока, по слухам там будет или полный J11, или его некотрая урезка до ВМ3 - последнее здорово предпочтительней имеено для БК ) необходимо вывести МПИ-22 адресную и ISA - подобную шину, разместить типа как КР531АП6 и развести елочку ISA - пяток, не меньше. Дело в том, что ISA может работать на 8 мгц - 125 нс. цикл, а МПИ в случае крайнего разгона, без 1801-х и 1809-х ИС - не менее 500 нс. Итого, у нас выходит максимальная пропусканая способность ISA - 16 мбайт на запись, а МПИ - не более 4 мбайт.
Powered by vBulletin® Version 4.2.5 Copyright © 2024 vBulletin Solutions, Inc. All rights reserved. Перевод: zCarot