Tandy 200

[fmulder007]

Всем здассте!
Пишу по поводу собственно Такого компьютера - Tandy 200. Чтобы особо не расписывать и всем было понятно - вот ссылка на описалово:
ftp://ftp.whtech.com/club100/doc/t200techreference.pdf
(Файл крупный! 11 метров!)
Так вот есть некоторые вопросы по нему. А так, как по архитектуре, а точнее по году выпуска (1984) он ближе к ZX - решил обратиться именно к Вам.
Собственно:
1 - подскажите несложную схему для реализации устройств на МУЛЬТИПЛЕКСИРОВАННОЙ шине. А точнее как развести её на обычную (адреса и данных) чтобы к extensions bus можно было подрубить различные устройства (например fdd контроллер на 8 bit isa)
2 - Как на процессорах с адресной шиной в 16 бит реализуется СТРАНИЧНЫЙ ДОСТУП К ПАМЯТИ. Программно вроде в общих чертах понятно.. А вот как именно аппаратно смогли развести 16 бит адреса на 1 или 16 мегабайт памяти??? Встречал такое на ZX.

Ответы по возможности сопроводите ссылками на схемки по существу вопросов.

По части квалификации - чуток ассемблерю, чуток девайсы для PC стареньких троек и четвёрок всякие паяю.. Типа видеозахвата или подключения ЖК на ЛПТ... Заранее спасибо.

[Sonic]

1 - подскажите несложную схему для реализации устройств на МУЛЬТИПЛЕКСИРОВАННОЙ шине. А точнее как развести её на обычную (адреса и данных)

По идее там должен быть сигнал, который говорит, что именно в данный момент выставляется (адрес или данные).


2 - Как на процессорах с адресной шиной в 16 бит реализуется СТРАНИЧНЫЙ ДОСТУП К ПАМЯТИ.

Элементарно. Имеется некий регистр, доступный как порт вывода. В нем защелкиваются старшие биты адреса. Регистр может активироваться не всегда, а только когда адрес на шине ЦП попадает в определенный диапазон - так организуются страничные окна. Регистров может быть не один а несколько - каждый для своего окна например.

[fmulder007]

По идее там должен быть сигнал, который говорит, что именно в данный момент выставляется (адрес или данные).
ALE (Adress Latch Enable) Такое?



Элементарно. Имеется некий регистр, доступный как порт вывода. В нем защелкиваются старшие биты адреса. Регистр может активироваться не всегда, а только когда адрес на шине ЦП попадает в определенный диапазон - так организуются страничные окна. Регистров может быть не один а несколько - каждый для своего окна например.

Ну почти что ничего всё понял... :) А схемки нет? Хотя бы структурной!

Добавлено через 42 секунды

Имеется некий регистр, доступный как порт вывода
Аппаратно как это выглядит?

Добавлено через 2 минуты

По идее там должен быть сигнал, который говорит, что именно в данный момент выставляется (адрес или данные).
А как этим сигналом воспользоваться? Может есть какие-то готовые чипы чтобы с них уже выходила нормальная шина?

Добавлено через 10 минут
Там память статическая... Я так понимаю, что туда симы от ПС воткнуть нереально?! Ну то есть надо делать схему регенерации, юзать для этого какое-нибудь INT?
Вот бы туда с Transcend JetFLASH 1GB микруху подрубить....

[fmulder007]

Господа. Вопросы остаются открытами.
Нужна схема для подключения к мультиплексированной шине девайсов... Грубо говоря - как разделить шину адреса и данных на 2 разных шины...

[fan]

Возьми какуюнить древнюю книжку по древним тараканам (однокристалкам и прочим), там будут примеры .

Добавлено через 4 минуты
Вот например классический случий - http://sblive.narod.ru/MIDIKeyboardIC8035/MIDIKeyboardIC8035.htm
ALE строб для регистра DD7 , младшие адреса в регистре , старшие как есть .