интересует для CPLD. Нужно чтоб после включения питания внутри CPLD генерился сигнал RESET. Снаружи завести нельзя - ног не хватает.Цитата:
Сообщение от svofski
Вид для печати
интересует для CPLD. Нужно чтоб после включения питания внутри CPLD генерился сигнал RESET. Снаружи завести нельзя - ног не хватает.Цитата:
Сообщение от svofski
Нет способа проще, чем сделать пример и попытаться скомпилировать его для целевого устройства. Есть еще хороший способ — почитать family handbook от соответствующей микросхемы. Начальное состояние обязательно подробно описывается.
В CPLD, возможно, есть еще более простые способы. Мне кажется, я где-то видел что-то сделанное на гонках между примитивами. Но точно не помню, так что гнать не буду.
вот что-то типа такого и имелось ввиду.. типа сумирования исключающим или логической "1" и задержанной логической "1".. вот токо будет ли это работать?Цитата:
Сообщение от svofski
В квартусе есть очень подробный симулятор, который учитывает все тонкости выбранной архитектуры. Нету более надежного способа узнать будет ли это работать, чем прогнать в симуляторе.
полагаешь что эффекты связанные с включением питания учитываются?
Полагаю.
Вот еще:
http://www.alteraforum.com/forum/showthread.php?t=6716
Отвечающий советует сделать как я предложил сначала. Чем это затруднительно, не хватает ячеек?
:) в данном случае ресет нужен как раз для устранения возможной неопределённости установки начального состояния регистровЦитата:
Сообщение от svofski
Тут вопрос возник. А чем программируют CPLD от Atmel. Меня интересуют в частности ATF1502.
Какой программатор для этого нужен?
http://www.atmel.com/dyn/products/to...?family_id=653
называется ATMELISP, подключается ч/з обычный ббмв
Знатоки ПЛИС ответьте на вопрос. Вот есть циклон 1 у которого написано 2910 LES. Сколько это в вентилях. Тут в него запихали ядро(ewgeny7) Т80. По форумам пишут что ядро Т80 занимает около 10тысяч вентилей.
Вопрос интресует потому как нужно перелопатить код с Xilinx'a под Альтеру.
И еще вопрос. Насколько нжны спец микрухи управления питанием ПЛИСы, они обычно в даташитах на ПЛИС указываются? Чем чревато их замена обычными стабилизаторами.
ну кол-во вентилей можно узнать посмотрев в даташите конфигурацию ячейки циклона. обычно в одном логическом элементе могут быть один или 2 триггера и некоторое колво этих самых вентилей( читай-мелкой логики) просто толком никто не может сказать как правильно мерять это соотношение. у каждой серии чипов - свое устройство ячейки и еще многое зависит от самого проекта и его реализации. тоесть по идее и из логики можно собрать триггер а можно и регистр на логике сделать - все зависит как делаем и как настроен компилятор если используем не схемный ввод а язык описаний.
здесь надо учитывать точность соответствия стабилизированного напряжения и возможно ещё быстродействие самого стабилизатора.. А так, по идее - те же яйца, только требующие точной ручной настройки.Цитата:
Сообщение от Mick
В даташите приведены рекомендованные схемы питания. Они легко заменяются обычными стабилизаторами, типа LM317.Цитата:
Сообщение от Mick
Единственная засада состоит в использовании PLL для синтеза частоты клока. В мануале нарисованы схемы для правильной подачи питания на этот блок. Гемор ещё тот... Проще не использовать PLL, а поставить сразу нужный кварц, ведь это не проблема.
Генератор может быть и пятивольтовый по классической спектрумовской схеме, может быть и трехвольтовый на 74HC04, например. В этом случае схема генератора изменяется. Он делается на одном инверторе. Схему можно взять из проекта VGA-конвертера. Эта схема реально работает.
Если нужно оценить размер дизайна для заданной архитектуры, то нужно просто сделать тестовый пример в Квартусе, в котором топлевел, например, T80, будет топлевелом проекта и скомпилировать его для требуемой модели Циклона. Результат будет точной оценкой сверху.
А чем не устраивает PLL? Какие были проблемы с его использованием? У меня, например, никаких.Цитата:
Сообщение от ewgeny7
А что касается питания PLL, то лучше всего подавать его через дроссель (в крайнем случае - малоомный резистор) и ставить дополнительный фильтрующий конденсатор, или два. Кстати, посмотри, как сделано питание PLL в борде DE1 - там это вообще упрощено до предела и ничего, работает...
А если говорить о внешнем генераторе, то, думаю, лучше использовать именно готовый генератор, а не собирать его на рассыпухе. HC04 - это, конечно, хорошо, но, думаю, только для относительно низких частот. А будет ли хорошо, если делать генератор, скажем, на 40МГц? Например, для создания VGA-видеоконтроллера с разрешением 800х600.
А как стабилизаторы для питания FPGA действительно себя хорошо показали LM317T. Работают хорошо и купить их легко. В отличие, например, серии 1117, которую, во всяком случае, у нас, в Волгограде, оказалось купить непросто даже под заказ. Правда, думаю перейти на импульсные преобразователи на базе 34063 - очень хорошо работают и надежные. К тому же почти не требуют обвязки.
Вот в том-то и дело, что с пол-пинка завести не удалось. Прочитав даташит и впечатлившись "островами из фольги" я понял, что пока не уперлось, проще делать на обычном генераторе без PLL. 40Мгц я не пробовал, но 20 у меня нормально пашет.Цитата:
Сообщение от AlexBel
---------- Post added at 16:00 ---------- Previous post was at 15:59 ----------
Это без вопросов. Конечно лучше.Цитата:
Сообщение от AlexBel
Решил я тут на досуге сваять себе этакую девбордачку на FPGA, для изученя спектрума, так сказать, изнутри :v2_rolley.
основана она на ALTERA CYCLONE EP1C6T144 (из того что было), EPCS1SI8, Z80, FLASHROM-128k, SIMM 1MB - эт тот минимум который я хотел бы иметь на плате:rolleyes_std:.
получилось пока вот что: http://docs.google.com/fileview?id=0...MzljNGFh&hl=ru
возник вопрос о правильном подключении VCCA_PLL, GNDG_PLL и GNDA_PLL - куда их сажать (или никуда)?
как правильно заюзать CLK0-CLK3? вычитал на ALTERA.COM что в нем есть делитель/умножитель частоты, но вот как используется - не понял, там все на английском и так умно:confused_std:
разводка будет расчитана на односторонний ЛУТ с короткими перемычками - от того и назначение пинов такое. уже впринципе есть черновик разводки, но хотелось бы уточнить неясности прежде чем идти дальше. буду очень благодарен за помощь:)
aniSKY, Cyclone Device Handbook
http://www.altera.com/search?output=...ice%20handbook
Девятая позиция в этом списке вроде.
Z80 ставить не обязательно, он ненапрягственно размещается внутри самого Циклона :) Ищи VHDL Т80 или Verilog TV80, в зависимости от того, какой язык тебе удобней. Вместо проца лучше СРАМ память поставить ИМХО.
а вот у мну тоже есть вопросец. допустим взял я за основу VHDL Т80. как бэ так плису с этим т80 поставить взамен релаьного проца? или не реально? никто не подумывал об этом?
В теории - реально. На практике никто не проверял вроде.
---------- Post added at 09:04 ---------- Previous post was at 09:02 ----------
Там обвязки многовато получается, смысла не вижу. Нагрузочная способность выходов ПЛИСы меньше чем реального проца. На реальных клонах задымится :)
нашел я свженький Т80 на Opencores, так там написано следующее:Цитата:
Сообщение от ewgeny7
" -10k gates and up to 100MHz in 0.18 CMOS "
а у моего Циклона около 6к LE:v2_conf2:(или я чего напутал?)
Напутал. посмотри что за ПЛИС использовалась в тестовом проекте.
На Циклонах Т80 занимает около 2000LE, это я уже проверял.
эт хорошо! свободные ноги останутся для чего либо еще :)
еще вопросик: а можно совмещать VHDL код и схемный ввод в одном проекте?
может подскажете где почитать про встроенный умножитель/делитель частоты?
Я искал, ничего толкового не нашел.Цитата:
Сообщение от aniSKY
А потом... просто в проекте сделал "Новый" - "Схемный ввод" - altpll (элемент такой).
Далее просто читаешь выскакивающие экраны в визарде. Там всё просто и понятно, разберешся с первого раза что такое ПЛЛ и как его конфигурят :)
Можно, но как - не знаю, не пробовал :(Цитата:
Сообщение от aniSKY
---------- Post added at 12:45 ---------- Previous post was at 12:43 ----------
Да, в конце визард спросит в каком виде сохранять модуль. Вибираешь HDL или схематик, что нужнее.
большушчее спасибо за подсказки, буду терь перерисовывать свою схемку и делать впринципе уже окончательный рисунок платы. если кому интересно могу потом выложить :)
Рекомендую заглянуть сюда:
http://www.ldm-systems.ru/price_plis.htm
Одна из плат:
Есть описание и схема:Код:LDM-EP1C6-T144
Представляет собою печатную плату размером 114х79х12мм и макетным полем 79х52мм
с установленной на ней микросхемой ПЛИС EP1C6T144 фирмы Altera семейства Cyclone
в корпусе TQFP-144.
Программирование осуществляется через загрузочный кабель ByteBlasterMV LDM-PB 2.01,
подключаемый к LPT-порту компьютера.
http://www.ldm-systems.ru/doc/plis/d...t144-1.1_r.pdf
Вопросик один возник. Имею ПЛИСину от Alter'ы EP1C3T144C8 (Cyclone 1). Сколько нужно вешать блокировочных конденсаторов на 3,3 В и 1,5 В на неё?
пипл, у кого есть DE1? выложите дефолтный проект, плз?
Всё есть здесь:Цитата:
Сообщение от skyther
http://www.terasic.com.tw/cgi-bin/pa...No=83&PartNo=4
DE1 CD-ROM Download Link:
http://www.terasic.com/downloads/cd-rom/de1/
DE1 SD Card Music Player (fixed):
http://www.terasic.com.tw/attachment...Card_Audio.rar
DE1 Music Synthesizer Source Code:
http://www.terasic.com.tw/attachment...ynthesizer.rar
PS. дефолтный проект кинул на твой e-mail
просто 90 метров из-за 300кб качать не хотелось...Цитата:
Сообщение от caro
По одному на каждый пин питания. 10 штук вроде...Цитата:
Сообщение от fifan
Кто-нибудь заморачивался с прошивкой atf20v8? Возможно его прошить galbast схемой "на проволочках"?
Сорри что немного не в тему FPGA, но тоже логика программируемая.
Не шьётся(win98).
У Атмелевских галок свои тайминги прошивания.Цитата:
Сообщение от Михайла
ATFBlast'ом попробуй ;)
ATFBlast, который собственно является чуть подправленным GALBlast тоже не шьёт.
А читает нормально? Это я ктому, что галки прошивать - целый ритуал с плясками питающих напряжений.
Читает, незнаю если честно, ткк пытаюсь прошить чистые микросхемы.. После очистки всё в FF.
атф это атфЦитата:
Сообщение от Михайла
гал это гал
был целый монускрипт от ОРИОНСОФТ о том что жыгули не мерседес....
есть галбласт заточеный под атф
но он шьет их через пято на десято...
посему надо собирать девацы соответственно чипам.
и про гал Женя верно заметил.
это ритуал
если его не соблюдать - варианта два...
1.не прошьеццо
2.умрет
причем второй вариант более распространен.
я в свое время купил галок и 20тых и 16тых достаточное количество, так что полигнон был для експериментов.
и оный доказал что надо делать все так, как было описано по ссылке на гугль...
1.сначала гал
2. потом лпт
3. потом 5
4. потом 12
5. потом шить.
и, соответственно в обратном порядке.
при таком алгоритме я еще не попалил не одной галки и не поимел ни одно отбракованой микрухи.
схема галбласта и сама прога взыты отттудаже..
Есть ли нормальный программатор в природе под atf, на шару?
Вот мое маленькое творение для желающих разобраться в основах (и не только) спектрумстроения и попутно научиться работать с ПЛИС :)
сильно не пинайте - это первый вариант (да вообще все впервой) мини платки на ФПГА под спек:)
схемка (не дорисовано питание) : http://docs.google.com/fileview?id=0...MzBiY2Vl&hl=ru
пячатка : http://docs.google.com/fileview?id=0...NTFiOTEy&hl=ru
монтажка : http://docs.google.com/fileview?id=0...YzY4YjJi&hl=ru
пока что вот так :rolleyes:
Судя по всему, еще не подключал HDD? :)
И лучше не подключай, альтера сгорит нафик. А не сгорит - глюкодром будет страшный на всю альтеру от шлейфа. Буфера надо ставить. А без них и сигналы 3,3 с альтеры винт может "не понять".
А вот видеовыход хорошо сделать по "скорпионовской" схеме. Альтерка хорошо с ней дружит, проверял на EP1C3T144. Качество картинки отменное.
И... возможно я тормозю, а где тактовый генератор?