Начал отвечать на вопрос, решил помоделировать, так при нормальной растактовке (2/9 + 4/9 + 3/9) процессор не завелся. Только при сплошных однотактовых F1/F2 . Завтра уже постараюсь разобраться что там сломалось.Цитата:
Сообщение от HardWareMan
Вид для печати
Начал отвечать на вопрос, решил помоделировать, так при нормальной растактовке (2/9 + 4/9 + 3/9) процессор не завелся. Только при сплошных однотактовых F1/F2 . Завтра уже постараюсь разобраться что там сломалось.Цитата:
Сообщение от HardWareMan
WOW!
http://savepic.ru/5623572.jpg
Истина где-то рядом... Ощущение, что что-то не так с записью данных.
По поводу тактовой. В МХ2 она следующая (а так же в Спеце и Орионе):
http://savepic.ru/5626665.jpg
Датащит допускает спад F1 прикрутить к фронту F2 (дельта = 0), оригинал хавает, но как с этим у модели?
---------- Post added at 03:08 ---------- Previous post was at 02:25 ----------
АААААААААААААААААААААААА! Модель РАБОЧАЯ! Нужно было пропустить обе тактовые F1/F2 через триггеры, чтобы обеспечить их стабильность и синхронизацию к CLK 50MHz!
http://savepic.ru/5608232.jpg
Я сделал топором:
http://savepic.ru/5621546.png
А по хорошему это надо сделать внутри корки.
Прочитал и сразу заметил - растактовка должна быть немного другая: 2-5-2.Цитата:
Сообщение от Vslav
Специально проверил в мануале интела. Хотя, с другой стороны, это не должно влиять на логическую модель.
Основные тесты пройдены, остались три самых тяжелых с АЛУ. Это примерно на 3 часа зарубы, я пошел спать. Утром отпишу что и как.
http://savepic.ru/5604138.jpg
http://savepic.ru/5623595.jpg
Модель все тесты проходит! Можно приступать к оптимизиции и прочим процедурам!
http://savepic.ru/5609254.jpg
Цитата:
Сообщение от HardWareMan
Плата преобразователя уровней выглядить брутальненько :)
Какие именно чипы использовались?
Чипы классические, китайские: SN74LVC8T245DBR. Для адресов можно применить SN74LVC16T245DGGR. А вообще, в хозяйстве это не надо. Можно просто поставить LTTL 245й на шину данных, т.к. она двухсторонняя, а остальное запитать через обычные х245/х537. Которые все равно должны стоять в компьютере для разгрузки ВМ80 (за исключением специалиста и РКшки они есть везде). Теперь надо попытаться похудеть до 570ЛЕ, чтобы влезть в CPLD.Цитата:
Сообщение от balu_dark
Так я вроде честно об этом заранее рассказал, что без этой синхры стабильно работать не будетЦитата:
Сообщение от HardWareMan
Круто и решительно :).Цитата:
Сообщение от HardWareMan
Да, наверное. Только, думаю, не в vm80a_core, а в обертке vm80a. В проектах на FPGA тактовые CLK F1 и F2 обычно являются производными от одного клока и синхронизация не нужна. Найду проблему почему у меня модель перестала работать на "честном" тактировании и добавлю синхронизацию в обертку.Цитата:
Сообщение от HardWareMan
Можно и так. А можно их формировать внутри обертки. И тогда входная тактовая будет одна. Получится как-бы ГФ24 онбоард. Причем, так же как и ГФ24, сигналы READY/HOLD (и я бы еще RESET) надо так же пропустить через триггеры:Цитата:
Сообщение от Vslav
http://savepic.ru/5592894.png
Это будет полезно для встраиваемых проектов. Можно будет еще и в обертке нацепить ВКшку - ну, собственно, я об этом изначально и говорил. Жалко, что Спец и Орион не прокатят из одной тактовой - там нужна строгая синхронизация. Но если их делать на CPLD/FPGA, то проблем нет.
Это сделано уже, в оригинальном дизайне есть защелки на все эти сигналы, и я их честно перенес в корку. А вот F1/F2 - это уже наша придумка, в клоне они используются не совсем так как в динамической логике оригинала, поэтому добавить синхронизаторы на F1/F2 - наша явная задача.Цитата:
Сообщение от HardWareMan
Достаточно сделать генерацию F1/F2 на той же CPLD/FPGA и использовать в схеме Спеца/Ориона. То есть, F1/F2 на процессорном модуле сделать выходами и тактировать остальную схему. Но это уже не точный попиновый клон.Цитата:
Сообщение от HardWareMan
Вообще я вижу как получившуюся корку можно хорошо пооптимизировать, оставить одну тактовую, сделать стандартную синхронную шину типа AHB/Avalon/Wishbone, есть задумка как экономно по ресурсам/ячейкам сделать режимы Turbo/Original (а то глобальный clock_ena, например, в T80 - это просто грабеж какой-то). Но это получится именно качественный "потактовый" клон, а не "попиновый". Для "попинового" надо будет добавить соответствующую обертку.