Eсть вот спорт - писать демы там на 256b, 4k и т.д. но не видел чтоб писали самодельные cpu ну или сразу компы (cpu+mem) с ограничением скажем в 200LE, кто-то может показать такой пример?
Очень бы помогло в понимании теории построения процессоров.
Вид для печати
Eсть вот спорт - писать демы там на 256b, 4k и т.д. но не видел чтоб писали самодельные cpu ну или сразу компы (cpu+mem) с ограничением скажем в 200LE, кто-то может показать такой пример?
Очень бы помогло в понимании теории построения процессоров.
bigral, вас это интересует?
на хабре куча статей о микропроцессорах, научных калькуляторах, созданных в minecraft
ближайшее что приходит в голову
http://www.linusakesson.net/scene/bitbanger/index.php
я понимаю что это не softcpu но это показывает на что можно рассчитыватьЦитата:
Bit banger is built around an ATtiny15 microcontroller, which runs at 1.6 MHz and has 1 kB of flash ROM and a claustrophobic 32 bytes of RAM. In fact, those 32 bytes are the CPU registers. Only the most basic AVR instructions are supported; they occupy at least two bytes each, and can obviously not be compressed since they are executing from ROM, so a maximum of 512 instructions will fit inside the chip (fewer if static data is needed).
еще есть J1 forth cpu
http://www.excamera.com/sphinx/fpga-j1.html
и на его основе gameduino
Цитата:
J1 is a small (200 lines of Verilog) stack-based CPU, intended for FPGAs. A complete J1 with 16Kbytes of RAM fits easily on a small Xilinx FPGA. Some highlights:
Extremely high code density. A complete system including the TCP/IP stack fits in under 8K bytes.
Single cycle call, zero cycle return
Instruction set maps trivially to Forth
Cross compiler runs on Windows, Mac and Unix
Basic software includes a sizeable subset of ANS Forth and a portable TCP/IP networking stack.
Цитата:
This paper describes a 16-bit Forth CPU core,
intended for FPGAs. The instruction set closely matches the
Forth programming language, simplifying cross-compilation.
Because it has higher throughput than comparable CPU cores,
it can stream uncompressed video over Ethernet using a simple
software loop. The entire system (source Verilog, cross compiler,
and TCP/IP networking code) is published under the BSD
license. The core is less than 200 lines of Verilog, and operates
reliably at 80 MHz in a Xilinx Spartan R -3E FPGA, delivering
approximately 100 ANS Forth MIPS.
---------- Post added at 14:26 ---------- Previous post was at 13:16 ----------
и еще чуть по теме
http://www.linusakesson.net/scene/pa...gram/index.phpЦитата:
Parallelogram is a demo running on the Commodore One extender board, which contains an Altera Cyclone III FPGA and an SDRAM chip. The logic design was made from scratch, including a homebrew CPU, FM synth and blitter with pixel shader support. The demo won the wild compo at Revision 2012.
А вот пример моего soft процессора:
http://www.youtube.com
И собственно сам проект:
http://www.marsohod.org/index.php/fo...aty-marsokhod2
Николай.
Простите, а суть этой темы - действительно "Для начинающих"?
Начинающие бывают и в процессоростроении.
Николай.
Я делал ВМ80 с нуля.
Я сделал убедительное подобие ВМ1.
На своем процессоре сделал игру Tetris.
http://www.youtube.com
Исходники брал оттуда:
http://p-a2.blogspot.ru/2012/04/tetris-c.html
Николай.