...
Вид для печати
...
1) А смысл в D5? Или есть мнение что ВВ55 так грузит шину данных что нужен буфер? Я думал что смысл буфера - снять нагрузку с шины _если_ у нас в модуле много что висит на ШД. Из-за одной ВВ55 ставить буфер вроде бы смысла нет.
2) Почему -ОЕ и Т для D5 нужно пускать через РЕ3?
Почему нельзя -ОЕ взять с -CS у D4, а Т взять R/-W с шины?
Да и вообще какой смысл РЕ3 в данной схеме?
Я бы лучше поставил РТ4 на дешифратор адреса.
Смысл не в разгрузке ШД со стороны модуля процессора, а больше в том, что именно ВВ55 не справится с шиной данных, с ее нагрузкой. Там даже при отключенных потребителях ШД на модуле процессора стоят резисторы подтяжки 330 Ом на питание и 470 Ом на землю, что дает токи 15мА лог "0" и 5мА лог "1".
MV1971, Ну так в изначальной схеме и -ready через аж две ЛП9 уходит на шину, а в новой схеме сразу с РЕ3.
Тут в принципе непонятно что за устройстро мы делаем. Может ВВ55 нам и не понадобится.
И еще, про задержки, тут очень надо быть внимательным. В Векторе так специфически всё сделано, что я не смог CS формировать на ПЛМ (70ns) из сигналов ввод-вывод и выхода дешифратора адреса , а вот на стандартной логике (20-30ns) все работало. В Ирише не знаю, может всё ближе к стандарту.
1) Зачем ставить ВВ55 если не будет нужна универсальность портов?
Ставим регистры.
2)
>>Почему нельзя -ОЕ взять с -CS у D4, а Т взять R/-W с шины?
>Его, /OE нам придётся инвертировать
Почему это? У обоих активный уровень низкий.
И Т тоже не надо инвертировать. (поправка, Т надо инвертировать)
А если эти сигналы можно подать напряму - смысла ставить РЕ3 никакого нет.
3)
> К155ЛП9 применена из-за выхода с открытым коллектором,
>К155РЕ3 сделана очень удачно так как тоже имеет выходы с ОК
Вы сравнивали нагрузочную способность РЕ3 и _двух_ ЛП9 ?
4) Мне всё-таки больше нравится схема на РТ4: имеем 8 входов адреса и два разрешающих, что вполне хватает для 6 адресов, IO/M, ТЕ и R/-W. Четыре выход пускаем на -CS, -RD, -WR на ВВ55. Учитывая что ТЕ и R/-W на буфер идут напрямую, нам остается только озаботится раскачкой сигнала -READY. Больше ни логики, ни РЕ3 нам не требуется. Ах да, забыл про инвертер для ресет и инвертер для R/-W для Т буфера, но инвертеры нам еще и в схеме понадобятся.
Viktor2312, Да, я уже выше исправил. Но на -OE можно подавать -CS без инверсии.
В вышепредложенном варианте остается РТ4, два инвертера и раскачка -Ready.
Так как Ready можно взять с последнего выхода ПЗУ инвертированным, то, как вариант, вся схема это один корпус РТ4, один корпус инвертеров с ОК (на Ready можно даже несколько в параллель) и два резистора (чтобы инвертеры Reset и T для буфера подтянуть)