Посмотрел, подумал - откатил изменения, пока занят более простыми правками кода.
Сейчас под раздачу попали модули MMU и Unibus - объединяю сигналы в них (а также в тех модулях, которые ими пользуются)
Пока ТТТ :)
Вид для печати
Посмотрел, подумал - откатил изменения, пока занят более простыми правками кода.
Сейчас под раздачу попали модули MMU и Unibus - объединяю сигналы в них (а также в тех модулях, которые ими пользуются)
Пока ТТТ :)
Хм.. Перепахал прилично, но синтезируемое пока держится :)
Занят интеграцией сигнала типа DataReady (пока от памяти) с процессором и Bus Master Device-ами (пока это RK, RL, RH и XU, причём контроллер RH, зараза, ещё и напрямую (в варианте RH70) общается с памятью).
Для проверки интеграции с процессором есть хороший подопытный контроллер - терминал VT (у него, в редакции автора, внутри своя PDP и синтезируемая память :) ) По аналогичному устроен и XU, но его работоспособность заметить сложней :)
Ну, подцепил блок памяти. Пока ещё не совсем правильно (бита готовности нет), но - работает :)
Двигаемся дальше :)
Хм.. К основному PDP что ли подцепить... :)
Почесав всё почесуемое, до чего смогли дотянутся руки, решил всё таки добавить к основной PDP память (пока генерируемую в FPGA), так как это позволит проводить более глубокое тестирование того, что успел наворотить.
В общем, за остаток вечера и утро, успел добавить модуль памяти, прописать (пока) код для чтения, сгенерировать и проверить, что а) синтез приводит к работающему устройству (да, и основной проц и проц в VT запустились и работают) и что попытка чтения не приводит к эксцессам. Вестимо, что проверить - а действительно ли оно читается или модуль озу только делает вид - пока (до реализации записи) не представляется возможным.
Вечером попробую добить запись и протестировать уже более плотно. После того, как память заработает - можно будет грузить RT и тесты, например, с RK
С утра точно читалось не то - с сонных глаз перепутал вход и выход :) Пытался с входа читать :)
Блин.. Что то не даётся никак память. Придётся лезть Signal Tap-ом.. А с ним каждая попытка - это час
А без памяти не проверишь - чего там я ещё успел наворотить...
Не прошло и полгода (а если точнее - чуть-чуть меньше четырёх месяцев, как узнал про очередной полезный стрУмент - RTL Viewer
Теперь можно увидеть микросхемы синтезированной PDP :)
Я конечно понимаю что альтера "наше всё", но всё ж предложу почитать (и посмотреть мультики)
https://www.xilinx.com/products/desi...ultrafast.html
ug949.pdf что то типа "торы" для разработчика. (правда это уже левел 80 экспиренса нужно)
И может быть "открою глаза" на то что есть "чипскоп" это типа очень умного осцилографа/логического анализатора содержимого плисы. У альтеры есть аналогичный инструмент. (да и симулятор ModelSim тож полезен).
Сорри, если это уже известно. :)
ПС: жарко, путаю слова...
Signal Tap?Цитата:
Сообщение от AlexG
Йа Йа натюрлих. Он самый :v2_dizzy_botan:
Ну им то я уже достаточно давно пользую. Бесит только необходимость перекомпиляции...
Просто она, а точнее - Cyclone мне первый под руку подвернулся :) И пока оно мне нужно только под один конкретный проект - я его пытаюсь допились, я на нём и учусь. Из за нехватки времени, так же потому как я так лучше запоминаю - методом - Аффтар, убейся ап стенку :) Когда очередной кусок осваиваю - в учебники заглядываю :)Цитата:
Сообщение от AlexG
Никак руки до симулятора толком не дойдут :)
Но сильнее всего тормозит (хотя и учит) - стиль написания кода автора. Уже не раз налетал - пока аккуратно текст не отформатирую - ничё не понятно :)
В общем, по мере свободного времени движусь вперёд :)