И поподробней как та м память устроена , и зашарена между двумя процами?
Вид для печати
И поподробней как та м память устроена , и зашарена между двумя процами?
Отсканированные схемы есть у CHRV, оригиналы для P-CAD выложены тут:Цитата:
Сообщение от Orionsoft
http://zx.pk.ru/showpost.php?p=2654&postcount=49
Что касается "зашаривания" памяти, то чего либо аналогичного SMP в ZX-Next нет. Второй процессор управляет (и работает сам) как видеоконтроллер, и управляет выводом из ОЗУ на экран (не изменяя содержимого памяти) плюс всяки служебные функции.
Тред по ZX-Next тут:
http://zx.pk.ru/showthread.php?t=112