![]() |
1 Attachment(s)
PASSED !
|
Quote:
* * * UPDATE: Quote:
Теперь RLA/RRA. Условие: PC=#87C9 ИЛИ #87CA ИЛИ #87CE ИЛИ #87CF. Регистров PC и AF будет достаточно. |
1 Attachment(s)
Всё до SLL/SRL проходит (RLA/RRA исправил):
|
Quote:
|
1 Attachment(s)
Готовлю. А эмулирую так:
|
1 Attachment(s)
Начало трейсинга для SLL:
|
Quote:
Quote:
|
Вижу ! Читаю флаги раньше последнего действия - установки младшего бита в 1. Исправляюсь ...
|
1 Attachment(s)
PASSED !!!
Дальше регистры R и I. Но с R дело сложное: я его обрабатываю в цикле M1 и во время трейсинга комментирую его инкремент и вместо него ставлю команду обращения к подпрограмме обработки трейсигна. BIT n,(HL) - пока не до конца прописан MEMPTR. На BIT n, (IX+D) Z80TESTS виснет. Может там копнуть? |
Quote:
|
| All times are GMT +4. The time now is 16:59. |
Powered by vBulletin® Version 3.8.3
Copyright ©2000 - 2014, Jelsoft Enterprises Ltd.