ZEK, говорил же - поставь 41000 :)

это схему управления dram надо менять, менять разряды с помощью мгтф - ну его нафик, там больше десятка разрезов и проводов выйдет

Hidden refresh
 

Допилил кая, добавил скрытую регенерацию. Нужно для симов которым надо 1К циклов регенерации.

Вроде как работает (потому что у меня и без допиливания комп плющит периодически, в турбе вообще не пашет ), ну в общем 18 минут без зависона проработал, тест памяти ошибок не нашел, раньше ошибки находились на первом же проходе.

Суть доработки - во время вертикального бордюра вместо холостого чтения видеогенератором делаем цикл скрытой регенерации.

Режем 2 дорожки как на черточки на иллюстрации , плюс правим не влияющий ни на что глюк платы - отрезаем на нижней стороне дорогу от 4 ноги DD14. Кружочек на иллюстрации вокруг переходного отверстия называется тчк.1

Берем 6 проводков типа мгтф и припаиваем их примерно так:
DD1[6] - DD14[4]
DD32[5] - DD14[5]
DD60[10] - DD14[6]
DD60[9] - DD2[11]
DD60[8] - тчк.1
DD2[11] - DD13[12]


Если надрезы сделать в другом менее удобном месте, то можно обойтись 1разрезом и 5 проводками.

Доработка на циклы проца не виляет, но тем не менее в турбе не могут потестить.

ZEK, вот здОрово! Сейчас попробую по схеме понять, как у тебя получилось. Т.е. всё-таки появился МА10 и можно попробовать подключить мой 4МБ-СИММ? А скрытая регенерация работает согласно даташиту на СИММ'ы? Почему в ТУРБЕ не можешь потестить?

У меня комп плющит, на шине мусор, не нашол еще где, подозрения что мегу плющит на 24мгц, и она выставляет/ставит Wait не там где надо.

МA10 на землю. Работает по даташиту. Правильней конечно было бы весь бордюр заюзать было, но там больше проводков и надо микруху на панельку ставить или тянуть через вслю плату до ЛА3 и ЛН1 провода, а так я заюзал неиспользуемые элементы ЛЛ1 и ЛИ1.

Работает так
На горизонтальном (выше/ниже активной области) бордюре в циклах чтения видеогенератора /H1 = 0 и BK/ = 0
я их объединяю с помощью ЛЛ1 получаю флаг = 0 там где надо тыкать циклы Hidden refresh. Далее объединяю оригинальный CAS/ и флаг через ЛИ1 в итоге в циклах чтения видеогенератора на бордюре получаю CAS/ = 0, а так как RAS/ продолжает щелкать как и щелкал в итоге все складывается в фигуру Hidden refresh.

PS. Вытащил на ходу мегу, в итоге на данный момент 44 минуты тест памяти без ошибок.

Дим, а почему было не поставить везде скрытую регенерацию?

Потому что я холостые циклы чтения видегенератора заюзал для вставки лишнего RAS/, а так надо пол компа вырезать и схему перепахать серъезно.

Мож я конечно уже чёто не помню, т.к. читал даташит на память лет 20 назад, но помойму переход в хидден режим осуществляется cas перед ras, после чего микруха вааще забивает на то, что ей подают по адресам, а включает внутренний счётчик и регенерится сама. А т.к. она вааще забивает на то, что ей подают по адресам, то и резать ничего не надо вааще, и ловить бордюр тож нахрен не надо, достаточно токо поменять фазировку cas и ras и всё будет тип-топ.. если конечно ваше ОЗУ умееет cas перед ras (кстати, тем, кто гонит на РУ7 - они это умеют, а вот импорт - в очень редких случаях :) ).
Так что выбрасывай что нагородил, режь cas и ras, меняй их местами и говори чё вышло :)

Hidden refresh это смесь обычного цикла и CBR

Обычный цикл выглядит так:

1. выставляем номер строки
2. опускаем RAS/
3. выставляем номер столбца
4. опускаем CAS/ и если надо WE/
5. подымаем RAS/
6. подымаем CAS/

У hidden refresh начиная с 6 пункта начинаются отличие практически CRB цикл

6. опускаем RAS/ WE/=1
7. подымаем RAS/
8. подымаем CAS/

п7. и п8. можно менять местами

Тобиш на один CAS/ приходится 2 RAS/ и начинается как обычный цикл

так сделай просто CBR, нахрена так усложнять? Раз ОЗУ хидден понимает, то CBR уж и подавно должно понимать

CBR сложно, надо все циклы перестроить, hidden refresh это всего лиш не подымать CAS/ в холостом цикле чтения видеогенератора, куда проще

Тем более что CBR это цикл регенерации, и в нем нельзя читать/писать данные.

ага, аж целых 2 проводка местами поменять :) Есть сцылка на мануал референс, чтоб мне не искать?

---------- Post added at 17:06 ---------- Previous post was at 16:56 ----------

а вот это помойму уже фигня :) . В CBR всё то же самое, токо при каждом обращении к памяти, независимо от того рефреш это, или программа, происходит скрытая регенерация с изменением счётчика

умный такой поменяй. я тебе подскажу что поменять прийдется, логику сигнала WRBUF SCR/ сдвинуть на такт или два клока 14Mhz сигнал H2, поменять управление мультиплексорами, не говоря про пресловутый дцптм или как там его по умному by Hemo, потому что там завязано формирование сигнала WE/

а ты открой даташиты на микрухи памяти и потом раскажеш фигня или нет, в циклах CBR игнорируется A, он по умному называется CAS before RAS refresh cycle

http://pdf1.alldatasheet.com/datashe...SM511000C.html
http://pdf1.alldatasheet.com/datashe...M41C4000D.html

именно так, но это не значит, что оно работает токо при рефреше :)

Короче, чтоб не спорить попусту, если кто надумает проверить, то cas и ras надо менять друг с другом токо на ОЗУ и больше нигде, никаких других сигналов менять не надо.

И ничего не будет работать

в даташите написано что A игнорируется, ну не хочеш верить даташитам поверь логике
для рефреша по счетчику надо активировать строку, это занимает время, перезарядить строку - занимает время, а еще надо совершить цикл доступа к другой строке, и для обычных DRAM перезарядка обязательна, то есть за 70нс надо совершить 2цикла произвольного доступа, это блин покруче получается чем PC166 память

Дим, инженеры, которые делали этот режим, явно делали его для апгрейта памяти, а значит это просто обязано требовать минимум переделок :)

Режим этот нужен ровно для того для чего придумывался - перебирать строки для регенерации по внутреннему счетчику, и я нигде не видел что бы в этом режиме можно было читать/писать, в том числе в современных SDRAM DDR DDRII, команда выполняет только регенерацию, разве что в современных чипах hidden refresh заменен на auto precharche, да и то это самый не оптимальный режим регенерации по затратам времени. Где ты выдумал/прочитал что CBR должен читать/писать я хз.

я ничего не выдумывал, просто предложил посмотреть что будет, благо провести такой эксперимент ничего не стоит

ничего не будет, даже картинки на экране.

ZEK, есть несколько вопросов по поводу доработки Hidden Refresh.

Как я понял, схема вот такая:
http://photo.qip.ru/photo/softfelix/...e/92684591.jpg

Т.е. мы формируем новый /CAS только для DRAM? И на 5нDD11.2, на 12нDD13.4 продолжает идти /CAS с 11нDD2? Теперь с этой доработкой будет работать любая DRAM, применяемая в SIMM30, которая поддерживает HIDDEN REFRESH? И если сейчас у меня установлен SIMM 1МБ, который замечательно работает со штатной схемой регенерации, то после доработки он также продолжит работать - для него это будет "прозрачно", он просто будет регенерировать в другом режиме? А для SIMM'а на 4МВ доработок больше не потребуется, если его включить как SIMM 1МБ, подав на МА10 низкий уровень (GND) ???

Как у тебя с глюками? В TURBO/неTURBO смог потестить?

---------- Post added at 21:50 ---------- Previous post was at 21:11 ----------

Привет. Я тут тоже решил подключаться. Почему сигнал "I" решил взять после инвертора D32.6? Ведь на всех Ленинград-клонах RGBI снимаются прямо с выводов последнего мультиплексора (КП11). У тебя же BRIGHT инверсный получился.

Почему решил подавать синхросмесь, а не раздельные СС и КС? Кстати, на какой вывод разъёма платы VGA&PAL подал синхросмесь?

Я вот думаю подключиться к 4-7-9-12 DD43... Только вот ещё не решил: может на 4-7-9-12 DD43 подключить четыре TTL-повторителя и с них ужЕ пускать сигнал на кабель к VGA&PAL? Тогда шлейф не будет влиять на качество обычного RGB, по которому у меня большой телек подключается (дочке так удобней играть). На рассинхронизацию цветов, по идее, не должно повлиять.

Да, кстати более правильно сделать чуть по другому, но там провода длиннее и я не захотел через всю плату их тянуть, сделал только по верхнему нижнему бордюру, доработка более компакта.
Входы ЛА3 1- BRD 2-H1 (без инверсии)
Входы ЛИ1 1-выход ЛА3 2-оригнинальный /CAS
Выход ЛЛ1 идет на SIMM


любая от 256к до 4мб, если сделать при помощи сигнала BDR то будут работать и микрухи от SIMM72 даже с 8к циклов.
Прозрачно, будет вместе с штатной регенерации юзаться регенерация по внутреннему счетчику.
Не надо, только MA10 на GND
не, надо купить Mega48L или как их там которые на пониженном напряжении работают.

Х.З. Может и инверсный, я особо не приглядывался. Мне показалось, что все ОК.
Делов-то на соседнюю ногу(13) перепаять. Пока не до Спека...

Почти все последние прошивки Вадима сделаны под синхросмесь, вроде как. У меня так Speccy2007 подключен - никаких проблем, кроме небольших геометрических. "на какой вывод разъёма платы VGA&PAL подал синхросмесь" - опять же, вроде, Вадим писал что смесь подается на оба входа платки VGA&PAL. У просто сделал перемычку: фотка1, фотка2.

Это более правильная версия? Можно смело реализовывать? Только вот про последнюю ЛЛ1 не совсем понял, по-моему, тут где-то опечатка. Можешь уточнить описанием полную схему? Скину сегодня плату из корпуса и завтра на работе переделаю. Ставить буду SIMM на 4МБ. Хочу завести на него стандарт Pentagon-512K. Там же потом придётся только МА10 сформировать? Проблем не будет?

Упс

Входы ЛА3 1- BRD 2-H1 (без инверсии)
Входы ЛИ1 1-выход ЛА3 2-оригинальный /CAS
Выход ЛИ1 идет на SIMM

Логика получится аналогичная, но будут циклы регенерации по всему бордюру

---------- Post added at 11:10 ---------- Previous post was at 11:07 ----------

MA10 надо аналогии с MA9 формировать,
0 когда H1=1
Pent-A17" Pent-A18" вместо AQ6 AQ7 (ну или как то так, смотря как расширять память будешь)

---------- Post added at 11:12 ---------- Previous post was at 11:10 ----------

Еще есть мысль, тоже малой кровью сделать что бы коэффициент турбирования на бордюре подымался до 2х как при чтении из ПЗУ

Сегодня сделал доработку. Огромное спасибо! 4МБ SIMM работает офигенно! Пока только в режиме 1МБ. Скоро буду МА10 допаивать. +Заметил дополнительный бонус: раньше при нажатии RESET слегка портился экран, в основном атрибуты, а теперь можно давить RESET до посинения - ни одного лишнего пикселя и атрибута!
Тестирую пока в KRAMIS'е в TURBO/неTURBO - ни одной ошибки! (ттт).

Подключал вот так:
http://photo.qip.ru/photo/softfelix/...e/92701111.jpg

Тут видны два разреза проводников:
http://photo.qip.ru/photo/softfelix/...e/92701021.jpg

Плата с обратной стороны (один проводник, конечно, получился очень длинный...):
http://photo.qip.ru/photo/softfelix/...e/92700998.jpg

http://photo.qip.ru/photo/softfelix/...e/92701076.jpg

p.s. Alex_NEMO, дорабатывай плату и смело подключай SIMM на 4МБ! :v2_dizzy_punk:

А в этих чипах все равно, там 4 одинаковые матрицы которые одновременно регенерятся.
Это хорошо, и в принципе ожидаемо, так как никаких внутренних циклов не меняется.

Так раньше-то у меня этот модуль не работал в КАЕ. Я вот тут писал: http://zx.pk.ru/showpost.php?p=339601&postcount=107.

мало того... с родной памятью кая - выключаю комп на пару-тройку секунд, включаю, а изображение на экране остается то же, что и до выключения :) У каевской памяти хороший "эффект памяти" :)

оно везде так

Глянь, пожалуйста, правильно я представляю себе формирование МА10? Дополнительная КП2 (DD9') будет напаиваться вторым этажом на DD9. Будет использоваться все 4МБ совместно со стандартом Пентагон-1024.

http://photo.qip.ru/photo/softfelix/...e/92720675.jpg

Вроде как достаточно 7FFD[6] завести на 10 ногу остальные на землю, будет использоваться 2Мб.

ZEK, я нарисовал с перспективой для Пентагон-1024. Т.е. +использование 5-го бита #7FFD (подаётся на 10-ую ногу DD9') и SIMM будет задействован на все 4МБ. Схема для 4-х МБ правильная?

p.s. После доработки скрытой регенерации, комп явно стал работать более надёжно. В минувшую субботу дочка полностью прошла 1-го Диззи (с помощью, конечно), почти весь день играла, - ни одного сброса. Регулярно щёлкалось турбо-нетурбо, чтоб Диззи быстрей бегал. До этого пробовали играть - было несколько непонятных резетов. При этом память могла часами тестироваться в Крамисе - ни одной ошибки.

Да.
Я себе тож допиливать буду потом, ток при помощи переключения менеджера памяти, и буду 16color привинчивать.

А это что будет?

На CPLD + кнопка, или какой нить бит из порта принтера и в глюке пункт переключающий

ZEK, будут переключаться разные конфигурации памяти (мапперы) от различных клонов?

Угу пент 1024 2.4 / KAY
порт EFF7 физически будет вторым этажом поверх 1FFD или 7FFD

ZEK, вспомнил, что на аватарном Спекке у меня была сделана блокировка 6&7 битов #7FFD. Надо бы и в этой доработке сделать. В общем, хочу в разрыв 15-ой ноги DD9' поставить элемент 2ИЛИ (DD14.2 ЛЛ1) и на один из его входов подавать "1" для блокировки МА10. Сигнал блокировки буду брать с триггера DD61.2, который отключает #1FFD.

http://photo.qip.ru/photo/softfelix/...e/92720675.jpg

Т.е. будет вот так:

8нDD12.3 -> 4нDD14.2
8нDD61.2 -> 5нDD14.2
6нDD14.2 -> 15нDD9'

По идее, будет работать.

По мне тож будет работать

ZEK, сегодня сделал формирование МА10 и полностью подключил SIMM 4MB. Тестирую только с ТЕСТ-ПЗУ. В неТУРБО всё работает отлично! Без ошибок проверяется весь мегабайт по стандарту ПЕНТАГОН-1024. Если включаю ТУРБО - начинается глюкодром. После всех проверок, сложилось такое впечатление, что проблема в самОй ТЕСТ-ПЗУ, а точнее, в быстродействии той МС, в которой прошит тест. Какая-то древняя M2764AF от THOMSON 88-го года выпуска. Ниже две ссылки на видео. Извиняюсь за качество, но моя труба лучше не снимает.

Работа теста в неТУРБО. Всё работает, ошибок нет: http://smotri.com/video/view/?id=v1734218b4b8.

Включил ТУРБО. Начинается глюкодром. В частности, при заполнении всей памяти первой тестовой последовательностью, её не видно на экране, как характерное шахматное поле. Вместо него белый экран: http://smotri.com/video/view/?id=v17342237348.

Или так могла повлиять задержка в дополнительном элементе 2ИЛИ (ЛЛ1 DD14.2, 4 ногу освободил от проводника на печати), который я использовал для блокировки МА10, включив его так?

8нDD12.3 -> 4нDD14.2
8нDD61.2 -> 5нDD14.2
6нDD14.2 -> 15нDD9'

Ошибки памяти в ТУРБО-режиме исключительно в адресах #Cxxx.

P.S. Заменил DD70 (АП6 для SIMM) на 74F245 (была 74LS245) - всё тоже самое. В качестве дополнительной "бутербродной" КП2 DD9' использовал КР1533КП2 из той же партии, что и на плате.

Мысли есть?