Я думаю пока делать так. В ПЗУ зашить небольшой код загрузки/выгрузки дампов (Z80) по паралельному порту (нужно будет только придумать номер порта и протокол). И запускать этот код АВРкой посредством NMI. В протокол добавить возможность хождения по каталогам карточки и просмотра списка файлов. Вот. Ну и по хитрой комбинации клавишь грузить что-то типа boot.z80 - небольшую програмку, которая и будет лазить по карточке и выбирать z80/tap/tzx для загрузки. Уже сделана, кстати, загрузка tap/tzx с карточки. :cool:

Ого :v2_eek: Крайне приятная новость . Турбированные файлы гоняются без проблемм ?
Сырки в студию ! ;)

С ними все ок.. Сырки если надо - выложу - но тк сейчас путь к файлу для загрузки прошит в АВРке, то практического толку мало. Вот сделаю возможность выбора - тогда будет вообще супер. Я вот думаю может взять за основу какой-то существующий паралельный протокол доступа к карточке? (только не очень сложный)
Кстати как показал результат mega16 тоже оказалась маловата (ОЗУ) для красивой работы с FAT, может в окончательном варианте поставить mega64?

Добавлено через 7 минут
Нужны такие команды
1. Просмотр каталога (findfirst, findnext с использованием маски)
2. Смена каталога
3. Открытие, создание файла
4. Чтение, запись, seek файла
5. Выбор tap/tzx для последующей загрузки.

есть что-то простое готовое для п.1-п.4?

Насчёт протокола ничего ценного сказать не могу :(

Может лучше ваще использовать сам спек для руления карточкой напрямую , т.е. юзать мегу16 только как аппаратный SPI (при загрузке/выгрузке дампов). А в качестве доп мозгов можно заюзать не используемую страницу видео мозгов (в 48к варианте (и прочие не используемые страницы не видео мозгов в 128к варианте)).

Вот и мне кажется что так более правильно, но с другой стороны на меге уже реализован фат, и дублировать реализацию на z80 как-то лень. Еще как вариант рассматриваю возможность совмещения обоих протоколов. Я буду юзать мегу для разруливания карты, а кому надо пусть работают напрямую.

можно ли выложенный тут VHDL прошить в 84-пиновый XILINX??
и будет ли это работать?

to SID
Если не трудно... напиши комментарии в VHDL.
Очень интересно что там к чему.

Я только начинаю заниматься XILINX... :)

Просто откомпили под свою матрицу и сразу узнаешь . Не думаю что спек 48 будет занимать на много больше сотни мелко-ячеек .

Раздобыл 2 штуки CPLD XILINX XC9572-15 с панельками.
Собрал плату для тестирования (с кнопками и светодиодами) и JTAG Download Cable.
Начал изучать Xilinx ISE и VHDL.
Уже немного получается :)
Мой вопрос: дело в том что XC9572 имеет только 72 макроячейки..
Хватит ли для Spec48???

Если не влезит , то оставь в одной матрице всякую видео муть , а во вторую засунь всю логику .

(Подобную реализацию можно глянуть тут - http://zx.pk.ru/showthread.php?t=2259)

Торможу! А где ссылка на сам файл verilog. Просмотрел весь тред по последней ссылке - не нашел..