Как сопрягать микросхемы с разными VCC?
 

Вот я тут надумываю собрать клон Pentagon 1024 на базе Xilinx ColdRunner-II (5K логических ячеек) + Z80 + YM + ВГ93. И как бы понятно в каком направлении двигаться, но непонятно как сопрягать древние железки, требующие +5 вольт, с современной скоростной CPLD, которая не имеет толерантности даже к +3.3... Если не ошибаюсь ColdRunner-II требует +1.8 вольт, а это наверно воспримется как логический ноль старой TTL-логикой. А уж если +5 на него подать, то сгорит к чародеям, буду только маму его вспоминать часто и нехорошо...

Как это решается? Использовать все синтетическое не хочется, хочется реальный силиконовый Z80 и YM со всеми их глючками и особенностями.

Как люди решают такие проблемы?

Есть например 74lvth245 (и другие из серии 74lvth) - позволяют, как минимум, сопрягать 3.3v и 5v с любых сторон, сами питаются от 3.3. Вообще пошукай на тему этих и других серий на www.ti.com - может чего и найдёшь.

А зачем тогда колдруннер - чего-нибудь попроще разве уже нету? :-\

Потому что он у меня уже есть и это самый мелкий девкит, который можно заказать с сайта Xilinx. Кроме того CRII будет выпускаться еще пару лет, а старые модели, толерантные к 3.3/5v похоже уже не выпускаются.

Всетаки помогите пожалуйста. Я ищу варианты совмещения 1.8v и 5v логики. Могут ли мне помочь микросхемы CD4050?

Или я не туда смотрю?

CD4050 не подойдут - IMHO. Ибо они не могут питаться менее 3V (значит для 5>1.8V не подходит). Уровень лог. "0" на входе до 1.5V (значит для 1.8>5V не подходит тоже).

P.S. Может сейчас все изменилось, но 20 лет назад преобразователи уровней требовали два напряжения питания.

Существуют ли микросхемы с двойным питанием и способностью преобразовывать уровни напряжения на (относительно) высоких частотах? Я все-таки хочу знать как можно сопрягать логику разных уровней... Альтернатива использовать все синтетическое есть (все в одной FPGA нв 200'000 ячеек), но хочется реальный Z80 и AY... Еще можно попытаться купить микросхемы Altera MAX 3000 / 7000 с толерантностью на 5 вольт, но их же еще паять надо и JTAG для них собирать - слишком сложно...

Подключая ММС (она 3,3В) к 8051(слабенькая "1") уровни согласовывались с помощью стабилизатора LP2950 и диодных подтяжек, на частоте 1МГц всё путем. Для 1,8В может "прокатить" такой-же вариант... Коллега по работе использует регулируемый 3-х выводный стабилизатор на нём можно 1,8 получить, вот только маркировку я не знаю.

Это насчёт 5В->1,8В

А насчёт 1,8В->5В: нужно ставить повторитель на транзюке.

PS: Это описаны дешёвые варианты для небольшого кол-ва I/O pins.

2 dhau

Если не ошибаюсь ColdRunner-II требует +1.8 вольт

Угу. Но в описании так же написано -
...
одновременная поддержка операций ввода-вывода с различными стандартами по напря-жению – от 1,5 до 3,3 В;
...
совместимость блоков ввода-вывода с логическими уровнями стандартов цифровых сигналов 1,5, 1,8, 2,5 и 3,3 В
...

Так что всё ОК :)

А у ColdRunner(I) вааще Совместимость блоков ввода-вывода с 5-ти вольтовой логикой (аж руки чешутся :D )

Существуют, но можно обойтись и одним. Поиск по "level shifter 3.3" на http://www.chipcatalog.com/
выдал целую кучу вариантов, с разными скоростями, количеством разрядов, дву- или однонаправленностью и т.д. Например: SN74CB3T16210DL http://www.chipcatalog.com/TI/Datasheet/52862.htm
Более точно сказать не могу, поскольку железом вот уже 10 лет не занимаюсь, но на форуме есть современные железячники вся надежда на них. Ведь речь идет о "Новом железе", для Speccy, которое делают (если верить опросу) довольно много людей.

Конкретного ответа по заданному вопросу дать не могу, но предлагаю следующие варианты.
1. Попробуй задать вопрос в электронную конференцию http://www.telesys.ru/teleconf.shtml. Там "пасется" много радиолюбителей - думаю кто то из них сможет подсказать вариант решения проблемы.
2. Как вариант решения от себя могу предложить использовать между 1.8В логикой и 5В ТТЛ, промежуточные буферные элементы 3.3В логики (например 74ACxx). Выходные уровни 1.8В ColdRunner думаю подойдут для 3.3В логики, а выходные 3.3В - для 5В. Обратное преобразование сложнее, но можно между выходом высокопотенциальной логики и входом низкопотенциальной поставить резистивный делитель - две "расчески" (резисторные сборки) позволят согласовать 8бит сигналов.