На 3 странице есть таблица. Ну можеш воткнуть последовательно резюков по 47ом.

Я через IDC40 на DE1 Z80 и AY8910 подключал. Правда шину данных пришлось подтягивать к +5

Тьфу, точно. Смотрел на эту таблицу и так тормознул. Бывает же такое. Спасибо!
И в вантузе в свойствах пина есть TTL...

Ну, я в любом случае уже приготовил резисторные сборки по 56Ом :)
Я к DE1 подключал "Сегу" через резисторы 330Ом, но чисто в плане эксперимента, не стал рисковать девайсом. Не сегой, конечно :)

А что за эксперимент, если не секрет? Картридж хотел заэмулировать?

Да. Выбрал игру, по объему подходящую и залил в срам. Для сеги использовал неисправный картридж, высверлив ПЗУ. Примитивно напаял резисторы и IDE-шлейф. Игруха запустилась, на этом эксперимент был окончен :)

А как в Verilog можно сигнал подзадержать никто не подскажет? :rolleyes:

Сдвиговым регистром.

для небольших задержек - простым последовательным включением некоторого количества повторителей

По какой-то причине не катит (квартус чтоль больно умный)

типо не задерживает? там суть в том что такая задержка пригодна только для очень коротких интервалов, а количество повторителей может быть больше десятка, так что если ты пожадничал с количеством, то никакого эффекта задержки и не заметишь..

Не забывайте про оптимизацию, она всё "лишнее" из проекта выкидывает. В VHDL есть функция принудительной задержки "wait for xx ns;", про верилог не знаю...