интересует для CPLD. Нужно чтоб после включения питания внутри CPLD генерился сигнал RESET. Снаружи завести нельзя - ног не хватает.

Нет способа проще, чем сделать пример и попытаться скомпилировать его для целевого устройства. Есть еще хороший способ — почитать family handbook от соответствующей микросхемы. Начальное состояние обязательно подробно описывается.

В CPLD, возможно, есть еще более простые способы. Мне кажется, я где-то видел что-то сделанное на гонках между примитивами. Но точно не помню, так что гнать не буду.

вот что-то типа такого и имелось ввиду.. типа сумирования исключающим или логической "1" и задержанной логической "1".. вот токо будет ли это работать?

В квартусе есть очень подробный симулятор, который учитывает все тонкости выбранной архитектуры. Нету более надежного способа узнать будет ли это работать, чем прогнать в симуляторе.

полагаешь что эффекты связанные с включением питания учитываются?

Полагаю.

Вот еще:
http://www.alteraforum.com/forum/showthread.php?t=6716

Отвечающий советует сделать как я предложил сначала. Чем это затруднительно, не хватает ячеек?

:) в данном случае ресет нужен как раз для устранения возможной неопределённости установки начального состояния регистров

Тут вопрос возник. А чем программируют CPLD от Atmel. Меня интересуют в частности ATF1502.
Какой программатор для этого нужен?

http://www.atmel.com/dyn/products/to...?family_id=653
называется ATMELISP, подключается ч/з обычный ббмв

Знатоки ПЛИС ответьте на вопрос. Вот есть циклон 1 у которого написано 2910 LES. Сколько это в вентилях. Тут в него запихали ядро(ewgeny7) Т80. По форумам пишут что ядро Т80 занимает около 10тысяч вентилей.
Вопрос интресует потому как нужно перелопатить код с Xilinx'a под Альтеру.
И еще вопрос. Насколько нжны спец микрухи управления питанием ПЛИСы, они обычно в даташитах на ПЛИС указываются? Чем чревато их замена обычными стабилизаторами.