Speccy - наш выбор!
Page 28 of 30 « First 18192021222324252627 28 2930
Show 40 post(s) from this thread on one page

Speccy - наш выбор! (http://zx-pk.ru/index.php)
-   Unsorted (http://zx-pk.ru/forumdisplay.php?f=13)
-   -   ПЛИС и всё что с ними связано (http://zx-pk.ru/showthread.php?t=9342)

kox 30th March 2014 18:35
С этим уже разобрался, скомпилил, варнинги не нравятся мне, которые компилятор выдает.

Ewgeny7 30th March 2014 18:38
Варнинги разные бывают. Некоторые можно просто побоку пускать. Остальные - иметь ввиду.

kox 30th March 2014 19:54
Что например делать с этими варнингами:

Warning: Timing characteristics of device EP4CE10F17C8 are preliminary

Critical Warning: Synopsys Design Constraints File file not found: 'z80.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

Critical Warning: Timing requirements not met

И как к ним относиться?

Ewgeny7 30th March 2014 20:29
По большому счету - не обращать внимания. а проверить в работе.
Аналайзер лучше переключи на Classic Time Analizer, он не будет вываливать тебе гору ненужных (пока) сообщений. TimeQuest - штука понавороченней, и пока не нужна.
Третье сообщение говорит, что с точки зрения анализатора, проект где-то не укладывается во временнЫе рамки. Но он может и ошибаться, если у тебя данные где-то задерживаются логикой схемы, поэтому тоже - сразу в панику не впадай.
Проверяй проект в работе. а потом уже разгребай глюки варнингов. если что-то криво работает.
Это в общих чертах...
Позже научишься искать по варнингам "слабые места" и подчищать их для стабильности работы схемы.

---------- Post added at 19:29 ---------- Previous post was at 19:24 ----------

Варнинги будут практически всегда. Например, при компиляции исходников ПентЭвы, даже ничего не трогая там, получим около 20 ахтунгов, но там ничего катастрофического нет. Да и от версии Кактуса количество зависит, почему-то...

kox 30th March 2014 20:50
Если компилировать проект под 4 циклон, то на Classic Time Analizer переключится не получается, тупо не активен этот радиобатон в настройках, на 2 циклоне можно без проблем переключится.
По 3 сообщению- то что проект не укладывается во временные рамки- я компилирую голый проц без схемы, только пины ввода/вывода навесил. И настораживает, что голый проц во временные рамки не укладывается. Циклон 4 только в пути с Китая, так сто в железе проверить не могу.
Компилировал под 2 циклон с Classic Time Analizer, такого косяка нет, симулировал встроенным симулятором, подавая на вход проца клок, ресет и wait прижав к vcc, в симуляторе проц перебирант адреса, генерит стгнал mreq, m1.
Вообщем можно наверное забить на этот варнинг?

Ewgeny7 30th March 2014 20:53
Quote:
Originally Posted by kox (Post 696208)
Вообщем можно наверное забить на этот варнинг?
Правильно понял :)

shurik-ua 30th March 2014 20:56
попробуй создать пустой файл - 'z80.sdc' и положи в папку с проектом.
звучит глупо - но этот варнинг должен исчезнуть : Critical Warning: Timing requirements not met

kox 30th March 2014 22:33
Quote:
Originally Posted by shurik-ua (Post 696215)
попробуй создать пустой файл - 'z80.sdc' и положи в папку с проектом.
звучит глупо - но этот варнинг должен исчезнуть : Critical Warning: Timing requirements not met
Этот варнинг не исчез, зато исчез этот:
Critical Warning: Synopsys Design Constraints File file not found: 'z80.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

:v2_dizzy_punk:

И еще вопрос к Ewgeny7:
создал в мегавизарде rom компонент, у него помимо адресов и данных есть
сигнал clock. Это я так понимаю тактирование регистров защелок для адреса и данных?
откуда его лучше затактировать?

Ewgeny7 31st March 2014 00:18
лучше от клока после pll, например, процессорного. тактов вполне хватит.

kox 31st March 2014 00:24
Спасибо за консультацию!
Я вообще хотел от 14 мегагерц затактировать, для перестраховки.

Ewgeny7 31st March 2014 09:03
Ну, это было бы неплохо :)
Все обвеску процессора нужно тактировать клоком, кратным основному клоку процессора. В данном случае хуже не будет, если на память подашь клок 7 или 14 или 28 Мгц :)

HardWareMan 31st March 2014 11:04
Если пишет "Warning: Timing characteristics of device ХХХХ are preliminary", где "ХХХ" имя текущего девайса, то это значит, что в родном анализаторе нет точных таймингов данного девайса и он выбрал дефолтные "предварительные" или "приблизительные". Если хочется копать дальше то надо подключать полноценно таймквест и забивать тайминги руками (все те же *.SDC файлы). В 60% случаях этот варнинг можно игнорировать.

Mick 10th April 2014 17:23
Народ, я тут все ретроградством занимаюсь. Вот стало интересно. SPI микрухи памяти могут подойти для конфигурации ПЛИС. Допустим FLEX или APEX серий.
У них есть пассивный последовательный режим. Вот например цепляем к меге эту SPI память и тот же SPI интерфейс цепляем на конфигурационные входы ПЛИС.
Мега при старте как бы начинает чтение из памяти и одновременно записывает конфигурацию в ПЛИС.
Память например серий AT25256 или AT25128, т.е. 32кб и 16кб соотвественно.
Никто не заморачивался?
Это я для общего образования. Не все ПЛИС имеют паралельный режим конфигурирования :)

solegstar 10th April 2014 17:53
Quote:
Originally Posted by Mick (Post 700678)
Народ, я тут все ретроградством занимаюсь. Вот стало интересно. SPI микрухи памяти могут подойти для конфигурации ПЛИС.
я не скажу за конфигурацию ПЛИС с SPI микросхем памяти, но у меня на заводе стоят станки, в них стоят для хранения конфигурации 24с512. я их раз в год меняю, т.к. летят ячейки памяти. причем проблема не в кол-ве циклов записи/чтения, а проблема с частым включением/выключением. Даже тест проводили - спецом загоняли в цикл запись и проверка записи всех ячеек, ну где-то около 10000 раз оно записалось и проверилось без проблем, на этом и остановились и решили, что проблема из-за частых ВКЛ/ВЫКЛ. меняли производителя - пофиг. с питанием на плате всё в порядке, но вот такая неприятная штука выяснилась.

Mick 10th April 2014 17:59
Quote:
Originally Posted by solegstar (Post 700692)
я не скажу за конфигурацию ПЛИС с SPI микросхем памяти, но у меня на заводе стоят станки, в них стоят для хранения конфигурации 24с512. я их раз в год меняю
24C512 это ивасевые микрухи (I2C). У них вроде протокол другой.
А ПЛИС альтеровские или может Xilinx или еще какие?

Mick 10th April 2014 19:08
Quote:
Originally Posted by TSL (Post 700695)
Mick, я думаю это реально. Только nCONFIG фпга нужно дергать после того, как пошлешь флэшке команду чтения и 3 (2) байта адреса. Т.е. Команда, адрес, пинок на PS, читаешь данные. Плюсы метода: можно выбирать адрес флэша, где лежит конфиг (при AS он всегда = 0).
Что же, ты меня обнадежил. Надо будет поподробнее изучить этот вопрос.

Mick 13th May 2014 22:35
Народ, вопрос по Кактусу. Можно ли настроить его чтобы он в отчетах показывал как он преобразует исходный текст в логическое представление, т.е. его логический синтез. Вот в Мах Plus в файле с расширением rpt это можно увидеть.
А как бы в Кактусе такое провернуть.

А то заткнулся на одной вещи, понять не могу во что он ее синтезирует.

tnt23 14th May 2014 23:58
Спрошу и я: возможно ли у Cyclone II включить On-Chip Termination (встроенный последовательный резистор) для выхода типа Open Drain?

Mick 17th May 2014 08:41
Так, мой вопрос остался без ответа, попробуем по другому.

Я попытался переложить интерфейс SD карты, написанный на vhdl Keeper на AHDL.
Но нифига не работает зараза и не врублюсь почему.
Может кто незамутненным взглядом найдет ошибку.

Вот мой кусок кода
Code:
    ------------------------------------------------------------------------------------
    --  Интерфейс SD карты, работает на частоте 14МГц 
    ------------------------------------------------------------------------------------
    -- Порт xx57h = 01010111b
    ------------------------------------------------------------------------------------
    CS_57 = CA[7] # !CA[6] # CA[5] # !CA[4] # CSx7 # IO_ENABLE;
   
    SD_start_sync.d  = !CS_57;
    SD_start_sync.clk = CLK_14MHZ;
    -----------------------------------------------------------------------------------
    -- Счетчик
    ------------------------------------------------------------------------------------
    SD_count_en = SD_count[0].q # SD_count[1].q # SD_count[2].q # !SD_count[3].q;

    SD_count[].clk = !CLK_14MHZ;
    SD_count[0].clrn  = !SD_start_sync.q;     
    SD_count[1].prn  = !SD_start_sync.q;     
    SD_count[2].prn  = !SD_start_sync.q;     
    SD_count[3].prn  = !SD_start_sync.q;     
    IF SD_count_en ==1 THEN
      SD_count[].d = SD_count[].q+1;
    END IF;
    ------------------------------------------------------------------------------------
    -- Входной сдвигающий регистр
    ------------------------------------------------------------------------------------
    SD_shift_in[].clk  = CLK_14MHZ;
    IF SD_count[3].q ==0 THEN
      SD_shift_in[].d = (SD_shift_in[7-1..0].q,SD_MISO);
    END IF;
    ------------------------------------------------------------------------------------
    -- Выходной сдвигающий регистр = xx57h = 01010111b
    ------------------------------------------------------------------------------------
    WR_57 = CS_57 # C_WR;

    SD_shift_out[].clk = !CLK_14MHZ;
    IF WR_57 ==0 THEN
      SD_shift_out[].d = CD[];
    ELSIF SD_count[3].q ==0 THEN
      SD_shift_out[].d = (SD_shift_out[7-1..0].q,VCC);
    END IF;
    -----------------------------------------------------------------------------------
    -- Вывод данных в SD
    ------------------------------------------------------------------------------------
    SD_MOSI = SD_shift_out[7].q;
    ------------------------------------------------------------------------------------
    -- Выходная частота SD
    ------------------------------------------------------------------------------------
    SD_SCK = CLK_14MHZ & !SD_count[3].q;
    ------------------------------------------------------------------------------------
    -- Процесс записи в порт управления SD карты = xx77h = 01110111b
    ------------------------------------------------------------------------------------
    WR_77 = CA[7] # !CA[6] # !CA[5] # !CA[4] # CSx7 # IO_WR;

    SD_rule_r.d = CD[1];
    SD_rule_r.clk = WR_77;
    SD_rule_r.prn = C_RESET;

    SD_CS = SD_rule_r.q;
Почему то cчетчик SD_count доходя до 8 не останавливается и продолжает считать.

А вот исходный вариант на vhdl
Code:
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity SPI is
port(
--INPUTS
DI      : in std_logic_vector(7 downto 0);
CLC    : in std_logic;
START  : in std_logic;
MISO    : in std_logic;
WR_EN  : in std_logic;
--OUTPUTS
DO      : out std_logic_vector(7 downto 0);
SCK    : out std_logic;
MOSI    : out std_logic
);
end;

architecture spi_rtl of SPI is

signal COUNTER      : std_logic_vector(3 downto 0);
signal SHIFT_IN    : std_logic_vector(7 downto 0);
signal SHIFT_OUT    : std_logic_vector(7 downto 0);
signal COUNTER_EN  : std_logic;
signal START_SYNC  : std_logic;

begin       
        SCK            <= CLC and not COUNTER(3);
        DO              <= SHIFT_IN;
        MOSI            <= SHIFT_OUT(7);
        COUNTER_EN      <= not COUNTER(3) or COUNTER(2) or COUNTER(1) or COUNTER(0);

        process(CLC)
        begin
            if CLC'event and CLC = '1' then
                START_SYNC <= START;
            end if;
        end process;
       
        process(CLC,COUNTER(3))
        begin
            if CLC'event and CLC = '1' then
                if COUNTER(3) = '0' then
                    SHIFT_IN <= SHIFT_IN(6 downto 0)&MISO;
                end if;
            end if;
        end process;
       
        process(CLC,WR_EN,COUNTER(3))
        begin
            if CLC'event and CLC = '0' then
                if WR_EN = '1' then
                    SHIFT_OUT <= DI;
                else
                    if COUNTER(3) = '0' then
                        SHIFT_OUT(7 downto 0) <= SHIFT_OUT(6 downto 0)&'1';
                    end if;
                end if;
            end if;
        end process;

        process(CLC,START_SYNC,COUNTER_EN)
        begin
            if START_SYNC = '1' then
                COUNTER <= "1110";
            else
                if CLC'event and CLC = '0' then
                    if COUNTER_EN = '1' then
                        COUNTER <= COUNTER+"0001";
                    end if;
                end if;
            end if;
        end process;

end spi_rtl;

balu_dark 17th May 2014 10:51
Quote:
Originally Posted by Mick (Post 711156)
Так, мой вопрос остался без ответа, попробуем по другому.

Я попытался переложить интерфейс SD карты, написанный на vhdl Keeper на AHDL.
Но нифига не работает зараза и не врублюсь почему.
Может кто незамутненным взглядом найдет ошибку.

Вот мой кусок кода

Скрытый текст


Code:

    ------------------------------------------------------------------------------------
    --  Интерфейс SD карты, работает на частоте 14МГц 
    ------------------------------------------------------------------------------------
    -- Порт xx57h = 01010111b
    ------------------------------------------------------------------------------------
    CS_57 = CA[7] # !CA[6] # CA[5] # !CA[4] # CSx7 # IO_ENABLE;
   
    SD_start_sync.d  = !CS_57;
    SD_start_sync.clk = CLK_14MHZ;
    -----------------------------------------------------------------------------------
    -- Счетчик
    ------------------------------------------------------------------------------------
    SD_count_en = SD_count[0].q # SD_count[1].q # SD_count[2].q # !SD_count[3].q;

    SD_count[].clk = !CLK_14MHZ;
    SD_count[0].clrn  = !SD_start_sync.q;     
    SD_count[1].prn  = !SD_start_sync.q;     
    SD_count[2].prn  = !SD_start_sync.q;     
    SD_count[3].prn  = !SD_start_sync.q;     
    IF SD_count_en ==1 THEN
      SD_count[].d = SD_count[].q+1;
    END IF;
    ------------------------------------------------------------------------------------
    -- Входной сдвигающий регистр
    ------------------------------------------------------------------------------------
    SD_shift_in[].clk  = CLK_14MHZ;
    IF SD_count[3].q ==0 THEN
      SD_shift_in[].d = (SD_shift_in[7-1..0].q,SD_MISO);
    END IF;
    ------------------------------------------------------------------------------------
    -- Выходной сдвигающий регистр = xx57h = 01010111b
    ------------------------------------------------------------------------------------
    WR_57 = CS_57 # C_WR;

    SD_shift_out[].clk = !CLK_14MHZ;
    IF WR_57 ==0 THEN
      SD_shift_out[].d = CD[];
    ELSIF SD_count[3].q ==0 THEN
      SD_shift_out[].d = (SD_shift_out[7-1..0].q,VCC);
    END IF;
    -----------------------------------------------------------------------------------
    -- Вывод данных в SD
    ------------------------------------------------------------------------------------
    SD_MOSI = SD_shift_out[7].q;
    ------------------------------------------------------------------------------------
    -- Выходная частота SD
    ------------------------------------------------------------------------------------
    SD_SCK = CLK_14MHZ & !SD_count[3].q;
    ------------------------------------------------------------------------------------
    -- Процесс записи в порт управления SD карты = xx77h = 01110111b
    ------------------------------------------------------------------------------------
    WR_77 = CA[7] # !CA[6] # !CA[5] # !CA[4] # CSx7 # IO_WR;

    SD_rule_r.d = CD[1];
    SD_rule_r.clk = WR_77;
    SD_rule_r.prn = C_RESET;

    SD_CS = SD_rule_r.q;
[свернуть]


Почему то cчетчик SD_count доходя до 8 не останавливается и продолжает считать.

А вот исходный вариант на vhdl

Скрытый текст


Code:
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity SPI is
port(
--INPUTS
DI      : in std_logic_vector(7 downto 0);
CLC    : in std_logic;
START  : in std_logic;
MISO    : in std_logic;
WR_EN  : in std_logic;
--OUTPUTS
DO      : out std_logic_vector(7 downto 0);
SCK    : out std_logic;
MOSI    : out std_logic
);
end;

architecture spi_rtl of SPI is

signal COUNTER      : std_logic_vector(3 downto 0);
signal SHIFT_IN    : std_logic_vector(7 downto 0);
signal SHIFT_OUT    : std_logic_vector(7 downto 0);
signal COUNTER_EN  : std_logic;
signal START_SYNC  : std_logic;

begin       
        SCK            <= CLC and not COUNTER(3);
        DO              <= SHIFT_IN;
        MOSI            <= SHIFT_OUT(7);
        COUNTER_EN      <= not COUNTER(3) or COUNTER(2) or COUNTER(1) or COUNTER(0);

        process(CLC)
        begin
            if CLC'event and CLC = '1' then
                START_SYNC <= START;
            end if;
        end process;
       
        process(CLC,COUNTER(3))
        begin
            if CLC'event and CLC = '1' then
                if COUNTER(3) = '0' then
                    SHIFT_IN <= SHIFT_IN(6 downto 0)&MISO;
                end if;
            end if;
        end process;
       
        process(CLC,WR_EN,COUNTER(3))
        begin
            if CLC'event and CLC = '0' then
                if WR_EN = '1' then
                    SHIFT_OUT <= DI;
                else
                    if COUNTER(3) = '0' then
                        SHIFT_OUT(7 downto 0) <= SHIFT_OUT(6 downto 0)&'1';
                    end if;
                end if;
            end if;
        end process;

        process(CLC,START_SYNC,COUNTER_EN)
        begin
            if START_SYNC = '1' then
                COUNTER <= "1110";
            else
                if CLC'event and CLC = '0' then
                    if COUNTER_EN = '1' then
                        COUNTER <= COUNTER+"0001";
                    end if;
                end if;
            end if;
        end process;

end spi_rtl;
[свернуть]
А объясни как в твоем языке происходит инкремент счетчика - в VHDL коде там в последней секции он инкрементится
Code:
if CLC'event and CLC = '0' then
                    if COUNTER_EN = '1' then
                        COUNTER <= COUNTER+"0001";
а в твоем куске он только присваивается но никаких движняков именно по изменению, я в коде не вижу. Может конечно в AHDL есть какое то автоинкрементирование - но я в этом сомневаюсь.

---------- Post added at 09:51 ---------- Previous post was at 09:29 ----------

Ага тормозю - нашел!
твой код :
Code:
IF SD_count_en ==1 THEN
      SD_count[].d = SD_count[].q+1;
попробуй переписать как :
Code:
IF SD_count_en ==1 THEN
      IF SD_count[].d == 7 THEN SD_count[].d=0;
      ELSE
      SD_count[].d = SD_count[].q+1;
Синтаксис я мог нарушить ( не знаю его ) но идея думаю ясна.
Это если должно считать 8 раз от 0 до 7.
И вопросы по .d и .q не понятно - почему разная разрядность до и после присваивания (SD_count[].d = SD_count[].q+1). если я правильно врубаюсь - это дабл и квад ? По идее оно должно быть одинаковым. А приведение сделать потом, типа and 7 если надо только 3 разряда. Но вообще - желательно просто ввести условие дополнительное а операнды делать равными по ширине. для данного случая - 4 бита.

Mick 18th May 2014 15:09
Quote:
Originally Posted by balu_dark (Post 711169)
И вопросы по .d и .q не понятно - почему разная разрядность до и после присваивания (SD_count[].d = SD_count[].q+1). если я правильно врубаюсь - это дабл и квад ? По идее оно должно быть одинаковым. А приведение сделать потом, типа and 7 если надо только 3 разряда. Но вообще - желательно просто ввести условие дополнительное а операнды делать равными по ширине. для данного случая - 4 бита.
В смысле разная разрядность.
Счетчик в данном примере основан на D триггерах, у которых
.d - это D-вход,
.q - это выход
[] тоже самое что и [3..0] - тоесть применительно ко всем разрядам
А запись SD_count[].d = SD_count[].q+1 равносильна записи в VHDL как SD_count = SD_count+1

balu_dark 18th May 2014 20:17
Ух как все интересно .
Я не увидел что это обращение к полям структуры.
Теперь понятно. Но вопросы - остаются.
И все таки попробуйте ввести проверку о которой я написал - если код равен 7 на выходе тригера при необходимости увеличить счетчик - присваивать входу значение 0. А то я так и не понял - было ли это сделано или нет.

Ewgeny7 24th May 2014 12:48
Откопал у себя в завалах старенький даташит на CPLD MAX3000A. Там внятно расписан часто возникающий вопрос о совместимости любимых народом EPM3032, 3064, 3128 с пятивольтовым окружением. Раздел Output Configuration.
В упрощенном переводе с ангельского - чипы полностью толерантны к пятивольтовым входным сигналам, танцы с бубном не требуются. Выходные сигналы (при питании ядра 3.3вольт) - вполне укладываются для подключения к пятивольтовой логике. В общем, ничего нового, просто для закрепления информации :)

balu_dark 25th May 2014 21:55
a Mick то куда пропал ? Одолел интересно или нет? Вернее даже добавил сброс счетчика при переходе через 7 или оставил переполняться?

Mick 1st June 2014 11:16
Quote:
Originally Posted by balu_dark (Post 712698)
a Mick то куда пропал ? Одолел интересно или нет? Вернее даже добавил сброс счетчика при переходе через 7 или оставил переполняться?
Да никуда я не пропал, просто неделю возился с ZXM-GeneralSound, но и там не преуспел. :(

Tronix 7th June 2014 22:13
Глупый вопрос, чем в основном отличается Altera от Xilix? Хочу сделать IDE контроллер для XT, часть или всю логику упрятать в ПЛИС. Паять буду на макетке, поэтому корпус PPLC44 (или больший по размеру PPLC) предпочтителен.
Так же неплохо, что бы питалось все от 5 вольт, ну или хотя бы TTL уровни были с 5в толерантными. Но тогда придется помимо ПЛИС ставить еще буферы на IDE?

С наскоку мне, в принципе, понравилась EPM3032ALC44-10 . Шьется вроде программатором из "проводков". Quantus (или как там его) опять таки халявный, позволяет схемы рисовать...

С другой стороны вот эти ребята сначала (v1) делали на 44ногой XC9536 пяти вольтовой, но буферы вынесли на плату. А потом взяли (v2) и упаковали все в 100 ногую XC9572XL трех вольтовую. И вроде пашет у них все. Вот я и в раздумьях, это пашет потому что Xilix, или пашет просто, не важно Xilix или Altera?

TSL 9th June 2014 07:47
1. Софты Xilinx-а тормозные, я предпочитаю Альтеру.
2. 5В толерант только лапы, питание все равно должно быть 3.3В. Вопреки тому, что у некоторых выбегалл они работают на 5В, они гарантированно убиваются при прошивании на этой напруге.
3. Для дизайна рекомендую использовать МАХ II, например ЕРМ240 ибо ЕРМ3ххх это уже старье.

balu_dark 11th June 2014 01:05
Tronix был вроде фришный контроллер IDE для ISA кем то нашим произведенный. Сейчас поищу - если что - добавлю ссылку в этот пост.
наш не нашел но первый линк это http://dangerousprototypes.com/docs/...isk_controller

TSL 15th June 2014 02:17
Quote:
Originally Posted by TSL (Post 715790)
Для дизайна рекомендую использовать МАХ II, например ЕРМ240 ибо ЕРМ3ххх это уже старье.
Прошу прощения за неточность, у МАХ 2 толерантны к 5В только 2 топовых чипа в линейке, да и то требуют резистора и внутреннего диода, так что для дизайна не подходят.

Tronix 16th June 2014 20:08
А что скажите про EPM7064SLC44-10(N) ? Думаю взять на пробу ее... Это серия MAX 7000. В даташите есть оговорка, что MultiIO 5V не доступно в PPLC 44 корпусе. Но она же все равно толерантна к 5V TTL? Или нет?

Или не выеживаться, и взять самое простое - EPM3032ALC44-10?

TSL 17th June 2014 02:34
2e.

Tronix 17th June 2014 10:08
Quote:
Originally Posted by TSL (Post 717677)
2e.
Так то да, но с другой стороны 7000 сама по себе же 5 вольтовая вроде. Значит меньше гемороя с DC-DC конвертером, да и 5V TTL уровнями?

Возьму наверное и то, и то. Гулять так гулять :\

TSL 17th June 2014 12:14
Quote:
Originally Posted by Tronix (Post 717699)
Значит меньше гемороя с DC-DC конвертером, да и 5V TTL уровнями?
3.3V LDO на питание стоит 10 штук за бакс. С 5В уровнями никаких проблем.

Tronix 17th June 2014 13:37
Купил и то и то. Начну пожалуй с 7000 серии. Чем шить?

TSL 17th June 2014 13:50
Этим, например.

Tronix 17th June 2014 14:00
Quote:
Originally Posted by TSL (Post 717734)
Этим, например.
Да ну не, у меня ж есть LPT и DOS/Win 98/Win XP. Зачем мне с китая заказывать и ждать месяц эту погремушку? Такая хреновина на 555АП5 разве не подойдет?
http://read.pudn.com/downloads114/do...eblastermv.gif

TSL 17th June 2014 16:36
Подойдет конечно, я сам таким пользовался. Но на новом компе у меня нету лпт, например.

SpecialistMK87 17th June 2014 16:41
от нетерпения довелось шить даже таким
http://ic.pics.livejournal.com/texas...5_original.gif

balu_dark 17th June 2014 18:36
все таки проще (безопаснее ) байтбластер на 74245 собирать - схема была в альтеровском даташите( в каком именно не помню но по моему чтото про прошивку чипов).


P.S.
Так - сорри - не увидел - Tronix уже дал его схему выше :)

Tronix 17th June 2014 20:35
Хорошо, сделаем на 555АП5. У меня не хватает пинов :( Как можно заюзать пины, которые для программирования нужны? Отключить JTAG в настройках Device? Если я их использую, смогу я потом прошиться то по новой или уже все, досвидос?
http://habrastorage.org/files/8b6/a8...c03a7095ee.png


All times are GMT +4. The time now is 06:42.
Page 28 of 30 « First 18192021222324252627 28 2930
Show 40 post(s) from this thread on one page

Powered by vBulletin® Version 3.8.3
Copyright ©2000 - 2014, Jelsoft Enterprises Ltd.