![]() |
Quote:
Quote:
Quote:
Quote:
|
Quote:
|
Quote:
|
Quote:
http://www.opencores.org/projects.cg...b_z80/overview Вот вам Z80 на плисе. |
Quote:
>This could be well over 300 Mhz А вот фраза повыше не очень: >Thus, a two stage pipeline is implemented to allow instruction execution at the access rate of a 32 kbyte RAM. Че-то почитал, умный мужик этот автор оказывается. А еще он контроллер PCI-E в Alter'овских ПЛИСках на коммерческой основе разрабатывает. http://www.opencores.org/projects.cg...press/overview Не в тему конечно... |
Quote:
Quote:
Quote:
Quote:
|
Quote:
По поводу дма - я уже говорил, что дма в адресном пространстве (очко 64к) бессмысленно по большей части. Quote:
|
Quote:
Quote:
Quote:
|
Quote:
|
2spensor:
A15, A14, A13, A12, A11, A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0, D7, D6, D5, D4, D3, D2, D1, D0, /INT, /NMI, /HALT, /MREQ, /IORQ, /RD, /WR, /WAIT, /M1, /RFSH, +5V, +12V, GND, CLOCK (14 MGZ), /DOS, BLK (DCGE), /CSROM, /RDR (/RDROM, /CRGE, /CSROMGE), RS (ROMSEL), /IORQGE, /BUSAK, /RESET. Это мы имеем в ZX-BUS. Вот меня терзают смутные сомненья - на кой в ZX-BUS комплексный видеосигнал (VIDEO)? Так ли он нужен? Может есть смысл вместо него ввести четыре сигнала R, G, B, SYN. Это на мой нескромный взгляд гораздо полезней. Пока других предложений нет. |
Quote:
Или вопрос о тех сигналах которые есть на ZX-Connector (цветоразностные сигналы V, U, Y)? |
Quote:
Quote:
Quote:
|
Quote:
Quote:
Quote:
|
Quote:
|
Quote:
|
Quote:
А сам Спринтер клонировать нежелательно, по той простой причине что команды-пустышки (LD B,B etc.), через которые в сабже идет работа с видеоконтроллером, Zilog уже приспособил в eZ80 под суффиксы. Quote:
А насчет того, о чем Немо мечтал, отдельный разговор. В письме написанном мне в 2002 году он сказал, что Transformer был блефом, расчитанным на борьбу с Петерсами. Надо, могу сосканить эту часть письма. Так что абсолютно святых среди нас нет. Quote:
|
Quote:
|
Quote:
|
Quote:
Quote:
|
Quote:
А еще хочу предложить не заводить питание на шину, а заводить его отдельным разъемом. Так и с разводкой проще и, как правильно тов. Чунин заметил - меньше шансов спалить девайс. Или в разные концы разъема их. |
Quote:
Quote:
|
Quote:
Quote:
|
Quote:
Quote:
Quote:
|
Quote:
Quote:
Quote:
|
Quote:
|
Quote:
|
Quote:
|
Так с этой группой сигналов разобрались, теперь далее. Шина Данных. Многие кричали, махали руками и брызгали слюной, что нужна 16разрядная ШД. С другой стороны мне мало понятно зачем это надо. Ну ладно, - 8 контактов у нас есть, резервируем еще 8? Про шину адреса вообще помолчу, послушаю что Вы, тов. Спенсер, скажите. Процессорные сигналы (ну кроме ША и ШД) пока не трогаем.
|
Quote:
Имеет две шины адреса, ну что поделаешь специфика Спектрума такова. Итак есть процессор (не суть важно Z180, Z380, eZ80) у которого есть 20, 32, или 24 адресных линий. Ограничиваемся на шине 24 адресными линиями (16МБайт). Есть еще память, к которой ввиду особенности Спектрума обращение ведется через механизм оверлея (#7FFD). При этом адресные линии A0-A13 процессора и памяти совпадают, а выше они различаются. На примере обычного Spectrum-128 это выглядит следующим образом: Имеются адресные линии процессора A14 и A15, которые служат только для дешифрации сегментов памяти (про порты я намеренно умалчиваю - это отдельная тема). А для управления памятью существуют сурогатные адресные линии, которые я предлагаю обозначать строчными буквами, для Spectrum-128 это будут a14-a16, соответствующие битам D0-D2 порта #7FFD. Но это пока. В рамках ZXBUS2 эти линии могут управляться любым устройством на шине. При этом эти адресные линии памяти должны переходить в высокоимпедансное состояние при подтверждении сигнала захвата шины BUSRQ (как это делают адресные сигналы процессора). |
Quote:
1 определить сколько собственно устройств затребовали прерывание? 2 подтвердить прерывание конкретному устройству - вместо нескольких IRQ линий и одной INTAK, сделать одну IRQ линию и несколько INTAK? |
Quote:
Quote:
|
Эх, как давно обсуждалась, а так ни к чему и не пришли :) Может еще пообсуждаем темку?
все описанное сдесь конечно интересно, но мне кажется, что доработка ZX-BUS нынешней целесообразнее сделать в том виде, как была доработана ISA8>ISA16, тут даже велосипед изобретать не приходится - все недостающие сигналы выводятся на дополнительную ламель. Устройства использующие возможности обычного ZX-BUS тогда спокойно будут работать и на новой шине. lvd, Что касается подтверждения прерываний от разных устройств, то это уже тоже придумано в той же DMA USC. Каждое устройство (в ДМА их несколько - сам ПДП по окончанию цикла передачи на одном из 4 каналах и 2 таймерных прерывания) генерирует свой вектор прерываний и уже по этому вектору идет обработка запросов. Что касается 16битной ШД, то это излишество, если использовать новый процессор, то думаю стоит подумать и о новых устройствах и соответственно - системной шине. Т.к. тут уже приоритеты меняются относительно нынешнего железа. Quote:
|
LVD уже давно на этот форум ни ногой, он на dlcorp.ucoz.ru тусуется.
ISA16 плох своими габаритами, imho. Сейчас устройства можно очень маленькими делать и низкопрофильными, под корпуса mATX, а то и меньше размером с DVD привод. И вообще развитие шины малоактуально, imho. |
Есть небольшой вопрос технологического плана, решил тут вот сделать этот самый ZX-Bus в виде внешней платы с несколькими ISA16 разъемами (3..4) , подскажите как там физически его правильно разместить откуда начинается нумерация пинов и где сторона A-B у него ? :)
|
Quote:
Поправьте, если что не так. |
| All times are GMT +4. The time now is 11:14. |
Powered by vBulletin® Version 3.8.3
Copyright ©2000 - 2014, Jelsoft Enterprises Ltd.