Ребят, ну приходится еще иногда работать на работе ;-) и спать.
Вообще-то хотел на этой неделе еще туда приделать IDE, потом нарисовать схему в пикаде и платку начать рисовать.
Схемы-то как таковой пока нет, только ЭД на макетке. Так что вопрос не в том чтобы в два клика файл выложить.
Потерпите.

Удачно поработать в пикаде.
Ждемс... :v2_dizzy_bye:

Мда, всё-таки Вектор - сие великое шаманство есть.
Чтобы активным был _задний_ фронт сигнала - я такого не видел.
Посмотрите сами: во всех схемах ЭД селектор записи в порт 10h дает на выходе ноль при совпадении, в то же время сам триггер защелкивает по единице.
Сегодня убил полдня: если при совпадении адреса с активным ЗПВВ выдавать на триггер единицу - всё шикарно работает в режиме стека, но совсем не работает в режиме ОЗУ. То есть все возможные тесты ЭД работают на ура, а ось не запускается и гадит на экран. Если же в момент Ч выдавать на строб триггера ноль (как во всех схемах), то задержка, вносимая ПЛМкой (50 нан вместо ~20 нан у 155 серии) приводит к полной неработоспособности схемы.
В общем ЭД-то в результате полностью работает, а вот как сэкономить корпуса......
Так что пока процесс встал на несколько дней. Буду играться с задержками.

Кстати, ни у кого случайно нет растактовок Вектора (адрес, данные относительно всяких ЧТВВ, ЗПВВ, ЧТЗУ и т.д.)????

> Кстати, ни у кого случайно нет растактовок Вектора
> (адрес, данные относительно всяких
> ЧТВВ, ЗПВВ, ЧТЗУ и т.д.)????

Насколько мне известно (приблизительно так)...

-ЗПЗУ (-MEMW) -> Запись в память.
-ЧТЗУ (-MEMR) -> Чтение из памяти.

-ЗПВВ (-IOW) -> Запись в порт.
-ЧТВВ (-IOR) -> Чтение из порта.

При обращение к портам ввода/вывода процессор (8080)
выставляет на шину адреса - адрес устройства.
Адрес устройства на выводах процессора - A8, A9, A10,
A11, A12, A13, A14, A15 (всего: 256 устройств).
А на шину D0-D7 - данные.

Запись в порт:

-ЗПВВ (-IOW) = 0
-ЧТВВ (-IOR) = 1

Чтение из порта:

-ЗПВВ (-IOW) = 1
-ЧТВВ (-IOR) = 0

Для примера (запись в 5-й порт, числа 20):

После выполнения такой программы.

Адрес устройства 5.
Шина данных число 20.
Сингнал -ЗПВВ (-IOW) = 0.
Сигнал -ЧТВВ (-IOR) = 1.

П.С.
По схеме Вектора там стоит микросхема D1 (ВА87).
На которую заведены A8-A15. Выходы у этой
микросхемы инверсные.

С ув. St.

St, Простите великодушно, я про растактовку....
Например, что раньше появляется - данные или -ЗПВВ ?
То что Вы написали очевидно и так :-(

Всё правильно. На входах селектора имеется также -IOWR, а этот сигнал устанавливается процессором в 1 до того, как убраны адрес и данные. Т.е. если адрес порта не 10h или это не вывод в порт, то селектор выдаёт 1 (при этом ещё ничего не пишется), а вот если это вывод в порт 10h, то селектор выдаст 0 и когда -IOWR установится в 1 (при этом адрес и данные ещё правильные) произойдёт защёлкивание данных.

Должно быть так (если я не ошибаюсь).
Сначала все необходимые сигналы,
а потом только данные...

b2m, Вот у меня в том и вопрос: У меня получается что -IOWR (он же -ЗПВВ) уходит в ноль гораздо раньше чем появляются данные, а вот в единицу -IOWR возвращается практически сразу с пропаданием данных. То есть если я беру момент ухода -IOWR в ноль плюс два ttl элемента - данные еще не те (когда мы часто в 10h порт пишем), а если беру момент возврата -IOWR в единицу +50-70 нс - уже не те, хотя если не 50-70, а 1-2 ttl элемента - еще успеваем.
В результате в тестах, где врубили режим стека и поехали - при любом раскладе всё работает, а вот для оси, когда часто в 10h порт пишем, нужно только по возврату в единицу и задержка не более 1-2 TTL
Поэтому и ищу растактовку.
В Векторе -ЗПВВ получаем суммой -WR с проца и инвертированного битика D4 из защелки слова состояния (запись во внешнее устройство).
По учебнику по растактовке команды OUT -WR становится активным с началом 3-го такта 3-го цикла (М3Т3), а слово состояния еще раньше. Но данные к концу М3Т2 уже должны быть. Вот и хотел понять: получается что слово состояния в Векторе сильно задерживается относительно классической системы 8080?

Слово состояния не может задерживаться, оно же выдаётся только в M1T1 (и убирается в M1T2). В Шахнове сказано, что минимальное время, через которое данные исчезают после деактивирования -WR, всего 10нс. Единственный вариант - задержать данные относительно -IOWR.

Вроде бы слово состояния есть в начале каждого цикла, а не только М1.

Тогда остается невыясненным вопрос когда же появляются данные.
По идее уже в конце М3Т2 они должны быть. Как раз в тот момент, когда активируется -WR. То есть проц выдает их одновременно?
Тогда в ЭД данные приходят как через максимум 20 нс (задержка ВА86 не более 30нс) после активации -WR, который идёт через один элемент TTL (не менее 10нс).
То есть разница должна быть не более 20нс. Я прав?