Sayman,я на форуме новичок,не знаю как в личку писать,позтому в тему...Если в схемо технике не силен,то и не надо загоняться с графикой.проще описанием!Про СИ это круто сказано,все гораздо проще!!!!Надо представить входные и выходные сигналы.и что с ними происходит в схеме!Вообще весь код в VHDL начинается так:
entity zx128e is
port(
после скобочки(см. в прикрепл. файле) описываешь входные и выходные(реальные ноги у ПЛИССИНЫ),если вход то это in std_logic,если выход то это out std_logic,а если двунаправленная шина(или одиночный сигнал) то inout std_logic_vector(7 downto 0).
Одиночный сигнал-это std_logic,а набор(шина),ну типа шины данных-это std_logic_vector(7 downto 0).ТО что в скобках -это размер(количество однотипных сигналов в шине! в качестве примера во вложенном файле начало моего клона
Ответить с цитированием