Заранее извиняюсь за не особо умный вопрос, есть ли на VHDL встроенные операции min, max?
У меня в библиотеке на мой процессор сделано так:
---------------------------------------------------------------
-- my_min
--
-- return min
---------------------------------------------------------------
procedure my_min (slv1, slv2 : in std_logic_vector;
uns : in std_logic;
result : out std_logic_vector) is
begin
if uns = '0' then
if signed(slv1) < signed(slv2) then
result := slv1;
else
result := slv2;
end if;
else
if unsigned(slv1) < unsigned(slv2) then
result := slv1;
else
result := slv2;
end if;
end if;
end my_min;
---------------------------------------------------------------
-- my_max
--
-- return max
---------------------------------------------------------------
procedure my_max (slv1, slv2 : in std_logic_vector;
uns : in std_logic;
result : out std_logic_vector) is
begin
if uns = '0' then
if signed(slv1) > signed(slv2) then
result := slv1;
else
result := slv2;
end if;
else
if unsigned(slv1) > unsigned(slv2) then
result := slv1;
else
result := slv2;
end if;
end if;
end my_max;
Не совсем по теме - но это "новые" тенденции в плисописании
Приглашаем принять участие в вебинаре, посвящённом среде проектирования SDSoC Xilinx. SDSoC – это среда разработки програмноопределяемых систем на кристалле от Xilinx.
На вебинаре вы познакомитесь с возможностями, инструментами и методологией проектирования в среде SDSoC.
Вебинар проводится в форме пошаговой демонстрации основных этапов проектирования в среде SDSoC.
В программе вебинара:
» Введение в среду разработки SDSoC.
» Инструменты оптимизации.
» Назначение функций для аппаратной реализации.
» Формирование и анализ отчетов оценки быстродействия.
» Компиляция и сборка проекта.
Вебинар состоится 1 марта в 10:30. С повтором 3 марта в 10:30.
Зарегистрируйтесь для участия в вебинаре >>>> http://bit.ly/1SZKtNZ
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)