Новый старый квазидиск

[Improver]

Improver, вот тут я пару недель назад рассуждал о процессах на шине. К текущему вопросу это только косвенно относится, но CAS на диаграмме видно.

Разглядывая график посчитал (как смог), что процесс чтения байта из КД длится около 0,8-0,9мкс (считал продолжительность, от получения всех трёх сигналов, ЧТЗУ, RAS и CAS, до отключения ЧТЗУ). И примерно через 0,1мкс после появления трёх сигналов в ШД должен быть выдан байт, всё верно?

[Advertiser]

[svofski]

Отключение ЧТЗУ вопреки предполагаемому здравому смыслу не влияет вообще ни на что.

Вот эта картинка хорошая:


The data presented to the processor must have stabilized prior to both the "ф1-data set-up" interval (tDS1), that precedes the falling edge of the ф1 pulse defining state T3, and the "ф2-data set-up" interval (tDS2), that precedes the rising edge of ф2 in state T3. This same data must remain stable during the "data hold" interval (tDH) that occurs following the rising edge of the ф2 pulse. Data placed on these lines by memory or by other external devices will be sampled during T3.

В общем если СТРОБЪ это SYNC, то у кваза ориентировочно полтора клока до выдачи данных. При 3МГц тактовой, теоретическая верхняя граница получается 0.5мкс.

[ivagor]

если СТРОБЪ это SYNC, то у кваза ориентировочно полтора клока до выдачи данных.

Если бы на ВУ был сразу виден весь адрес, то да, а так придется ждать ras и cas. Или вывести вторую половину адреса без мультиплексирования в дополнение к ШАВВ проводками (8 штук) и забыть про ras/cas.

[svofski]

Я должен был сказать "время между выдачей СТРОБ и стабильными данными на шине должно быть меньше 0.5мкс".

[Improver]

Ок, но вот только проблемка -- железный квазидиск не использует сигнал СТРОБ, и потому сложно вести отсчёт от этой границы... А если, допустим, принять за константу время от строба до выработки Вектором сигнала CAS, сколько останется от этих 0,5мкс на ответ? Ну или возвращаясь к изначальному вопросу, за какое время КД должен отдавать данные, чтобы mdos не глючил?

[Improver]

Для общего понимания (не для повторения) решил разрисовать схему квази-диска на РУ7 из Вектор-Юзера №18, с последующими исправлениями. Как там написали, "он использует идеи стандартного диска", но по схеме из журнала понять его работу практически невозможно -- слишком уж всё путано изображено.

Итак, перерисованная схема:


Что можно тут увидеть:
1. Да, обращение к квази-диску ничем не должно отличаться от стандартного, доработки Баркаря в нём нет, но сделать её можно тем же методом.
2. Сигнал WE (он же ЗПЗУ) заведён непосредственно на микросхемы памяти, на все сразу и без какой-либо промежуточной логики или буферов.
3. Сигнал ЧТЗУ управляет только работой шинных формирователей АП26 на ШД и больше ни на что не влияет.
4. Сигнал CAS попадает на микросхемы памяти через разрешающую логику при наличии сигнала БЛК.
5. Ну и всё остальное (счётчики, ещё один мультиплексор) предназначены для работы с банками памяти по RAS/CAS, и углублённо рассматривать их работу не вижу особого смысла.

Вот теперь думаю, может в очередной раз изменить схему с учётом пунктов 2-4? Т.е. просто забить на ЧТЗУ...

[svofski]

3. Сигнал ЧТЗУ управляет только работой шинных формирователей АП26 на ШД и больше ни на что не влияет.
4. Сигнал CAS попадает на микросхемы памяти через разрешающую логику при наличии сигнала БЛК.

3. ЧТЗУ наверное сделан таким, чтобы избежать нескольких источников на одной шине. То есть как команда не годится, а как разрешающий сигнал вполне.
4. Зачем гейтовать дополнительно CAS, если он уже перекрыт внутри Вектора?

[Improver]

3. ЧТЗУ наверное сделан таким, чтобы избежать нескольких источников на одной шине. То есть как команда не годится, а как разрешающий сигнал вполне.

Что ещё раз подтверждает, что при отсутствии шинных формирователей он не нужен.

4. Зачем гейтовать дополнительно CAS, если он уже перекрыт внутри Вектора?

Полагаю, что это нужно для совместной работы нескольких квази-дисков -- при этом на каждом будет вырабатываться свой БЛК, а CAS от Вектора будет приходить один на всех.

Кстати, это правильный вопрос: из него есть следствие, что отдавать на ВУ сигнал БЛК тоже нужно через буфер -- иначе два (и более) квази-диска будут мешать работе друг друга, и это не было учтено ни в одной из схем!

[svofski]

Вот ведь точно, несколько квазидисков.

[Improver]

Новая схема, без использования ЧТЗУ:



Архив со схемой, разводкой платы и гербер-архивом (93х100мм): kd_sram9.7z

Кстати, заглянул в схему ERAM, так там ЧТЗУ не использовали вообще, что ещё раз подтверждает то, что этот сигнал не очень-то и нужен для квази-диска.

- - - Добавлено - - -

Ахтунг... Сейчас решил посмотреть Омский вариант квази-диска, и там, в документации, увидел очевидную вещь, которая была всё время на виду и на которую я почему-то не обращал внимания... И это то, что во время всего цикла чтения/записи с КД на шине ШАВВ присутствует старший разряд адреса памяти, а при сигнале CAS на шину ШАП подаётся младший разряд. Выходит, при использовании статической памяти можно просто не обращать внимания на сигнал RAS и выкинуть микросхемы Д3 и Д4 (по последней схеме)! Как Вам такой вариант?