Специалист МХ2: реализация в CPLD

[fifan]

Случился затык. Не могу понять как организовать передачу данных с шины данных процессора на шину данных ОЗУ (md) и обратно.

С шиной цвета (cd) так всё понятно. В режиме МХ просто по росту сигнала u1 защёлкиваем данные с шины данных процессора, в Std - сигналы о цвете со старшей тетрады порта С порта клавиатуры.

[fifan]

Не могу понять как организовать передачу данных с шины данных процессора на шину данных ОЗУ (md) и обратно.

Сделал так, не знаю верно или нет:

--------------------------------- Запись / чтение данных в / из ОЗУ -----------------------------------
process(clock, wr, d, md_buf)
begin
if (clock'event and clock = '0') then
if wr = '0' then
md_buf <= d; -- запись данных в ОЗУ
md <= md_buf;
else
md_buf <= md; -- чтение данных из ОЗУ
d <= md_buf;
end if;
end if;
end process;

--------------------------------------- Ввод информации о цвете ---------------------------------------
process(clock, wr, u1, mode, d, ncr, ncg, ncb)
begin
if (clock'event and clock = '0') then
if wr = '0' then
if mode = '1' then
if u1 = '1' then
cd_buf <= d; -- ввод данных в режиме MX
else
cd_buf <= "00000000";
end if;
else
cd_buf <= "00000" & ncb & ncr & ncg; -- ввод данных в режиме Std
end if;
end if;
end if;
end process;

[fifan]

Обновил схему, печатную плату. Выложил исходники ПЛИС №1 и ПЛИС №2.

- - - Добавлено - - -

HardWareMan, вопрос возник. Может на вход преобразователя +12V -> -5V (8, 9 DD5) подать другую частоту? Сейчас там 2 МГц, а вот на схеме Экспресса подавали намного меньше.

[HardWareMan]

Раз теперь экономить выводы не надо, можешь вывести отдельный выход и запитать на любую понравившуюся частоту. В микросхемном варианте МХ2 оно запитано от 2,5МГц и работает отлично.

[fifan]

Во второй плисине свободных 32 пина. Стоит ли поставить там схему управления внешним Flash диском объёмом до 2 МБайт? Поставить джампер выбора работы с Flash диском или SPI интерфейсом SD карты (оба интерфейса одновременно не работают).

[fifan]

Во второй плисине свободных 32 пина. Стоит ли поставить там схему управления внешним Flash диском объёмом до 2 МБайт? Поставить джампер выбора работы с Flash диском или SPI интерфейсом SD карты (оба интерфейса одновременно не работают).

Не получилось - тупо не хватает ячеек в плисине.

[Advertiser]

[fifan]

Вроде всё готово. Обновил исходники проектов плисины, схему и печатку.

Для чёткого следования схемы сделал на ланчах эмуляцию АП6 и ИР33, ввёл из второй плисины сигнал /RAM:

--------------------------------- Запись / чтение данных в / из ОЗУ -----------------------------------
process(clock, wr, ram_n, d, md_buf)
begin
if (clock'event and clock = '0') then
if ram_n = '0' then
if wr = '0' then
md_buf <= d; -- запись данных в ОЗУ
md <= md_buf;
else
md_buf <= md; -- чтение данных из ОЗУ
d <= md_buf;
end if;
else
md <= "ZZZZZZZZ";
d <= "ZZZZZZZZ";
end if;
end if;
end process;

--------------------------------------- Ввод информации о цвете ---------------------------------------
process(clock, wr, u1, mode, md_buf, cd, ncr, ncg, ncb)
begin
if (clock'event and clock = '0') then
if wr = '0' then
if mode = '1' then
if u1 = '1' then
cd <= md_buf; -- ввод данных в режиме MX
end if;
else
cd <= "00000" & ncb & ncr & ncg; -- ввод данных в режиме Std
end if;
else
cd_buf <= cd;
end if;
end if;
end process;

Далее информация о микселах (MDn) и цвете (CDn) подаётся на модуль MX2 Address Chipset от HardWareMan'а.

[HardWareMan]

Ничего там выдумывать не надо. Нужно просто синхронизироваться к сигналу SnC (для этого он и выведен) и организовывать обращение к ОЗУ строго при SnC = 0 (блокировать MemWR и активировать MemRD при SnC = 1 для чтения видеоданных).

[fifan]

Ничего там выдумывать не надо. Нужно просто синхронизироваться к сигналу SnC (для этого он и выведен) и организовывать обращение к ОЗУ строго при SnC = 0 (блокировать MemWR и активировать MemRD при SnC = 1 для чтения видеоданных).

Т.е. NWR=0 и SnC=0 - запись в ОЗУ; NRD=0 и SnC=1 - чтение из ОЗУ?

[HardWareMan]

Т.е. SnC=1 => Принудительное чтение ОЗУ (NWR=1, NRD=0, развязка по шине данных от процессора), SnC=0 => Обращение процессора к ОЗУ (NWR и NRD согласно типу обращения).