A давайте разработаем собственный Z80 на VHDL.

[WingLion]

В продолжение темы про "российский комп"...

Идея в следующем...

Есть у меня заготовка для проектирования процессоров.
Чтобы сделать из нее Z80 не хватает самой малости.
Надо ее наполнять контентом, а именно, писать HDL коды для всех-всех-всех команд. У меня терпения не хватило после первых 40 штук...

Цель - получение не абсолютной копии Zilog-овского Z80, а быстрой версии (в пределе 1 такт на команду), в которую при желании можно вставлять свои команды (я вот, хочу прямо вставить в него команды акселератора Sprinter-a)

Тем, кому интересно, прошу на e-mail admin@winglion.ru (в теме письма писать - Z80, чтобы в спаме не затерялось сообщение).

Плюсы для участников
1. Получение конечного результата (если он будет) - VHDL кода для Z80 и его возможных расширений.
2. Формально, бесплатный тренинг по VHDL и Quartus II на примере конкретного проекта.

[Mick]

Originally Posted by WingLion

В продолжение темы про "российский комп"...

Идея в следующем...

Есть у меня заготовка для проектирования процессоров.
Чтобы сделать из нее Z80 не хватает самой малости.
Надо ее наполнять контентом, а именно, писать HDL коды для всех-всех-всех команд. У меня терпения не хватило после первых 40 штук...

Имеет смысл сделать его с 16 битной шиной данных и вставить соответсвующие команды.

[Vadim]

Originally Posted by WingLion

(я вот, хочу прямо вставить в него команды акселератора Sprinter-a)

Управление акселем можно сделать и по портам. Не страшно, если мы потратим 20-30 таков на подготовительные операции, если блок из 1024 байт обработается в 10 раз быстрее стандартных методов. В Z80 нужны команды умножения/деления. Обмена любого регистра с любым и т.д. и т.п. Смотрим функционал Z-380. Очень интересно. LDIR по такту, а лучше по пол такта на байт. Ведь можно сделать аппаратно 16 бит шину данных, память в виде 2-х линеек (как на ранних ПЦ), с контроллером, который будет разруливать 8-и 16-и битный доступ. Если читаем 16 бит с четного адреса - читаются 16 бит. Если с нечетного, тогда придётся 2 цикла чтения делать, с инкрементом адреса. Если читаем 8 бит с четного адреса, читаем 16 бит (8 бит читаются вперед и если вдруг при следующем шаге они понадобятся - то они уже считаны), если читаем 8 с нечетного, то читаем 8 бит. Разве это было бы не замечательно? А если кэш на ОЗУ приделать? Который хотя бы держал в себе ранее считанные значения, что бы при повторном обращении к ранее считанным ячейкам не обращался в ОЗУ? Если мы делаем свой проц на ПЛИС, то всё это реально. И гораздо интереснее команд акселя, на мой взгляд.

---------- Post added at 09:23 ---------- Previous post was at 09:20 ----------

Originally Posted by Vadim

что бы при повторном обращении к ранее считанным ячейкам не обращался в ОЗУ?

Имею ввиду, что бы разгрузить ОЗУ, что бы не было wait'ового обращения всегда. КАк вот на ПЦ? Убираем кэши все, производительность резко падает. А на спектруме нет кэшей и ни когда не было. ОЗУ работает на пределе, т.к. видео-ОЗУ и ОЗУ компа одно и тоже. + ещё турбо режим. Те же 60нс микрухи аналоги РУ7 еле выдерживают.

[Totem]

вроде на http://opencores.org
видел корку Z80 c конЬвеером.

[Vadim]

Originally Posted by Totem

видел корку Z80 c конЬвеером

И как оно в работе? Оно вообще работает? Что-то на ней хоть кто-то делал?

[Totem]

Vadim, именно эта корка без понятия, проверить думаю не трудно кому интересно. Теоретически точно также как на ez80.

[ZEK]

Originally Posted by Vadim

Что-то на ней хоть кто-то делал?

есть на опенкорес cp/m SoC система на этом проце

[iceoflame]

WingLion, А смысл есть же готовый опенкоровский, правда не стакими характеристиками но все же.

[Ewgeny7]

ИМХО большого смысла вообще нет, по определению. Только ради "я сделал!".
Куда-то применить его, тем более хотя бы "мелкооптово" не светит.

[iceoflame]

Ewgeny7, Просто T80 уже обкатанный и нормально работает. А в новом выловить все баги будет почти не реально.