Вопрос про память

[POIND]

Можно, но надо переделать узел мультиплексоров адресных линий ОЗУ.
А вот как, это надо рисовать схему под конкретные элементы.

А по какому принципу ето надо делать хотябы блок схему допустим для 128к варианта любого спека можно будет или долго кумекать надо и времени нет?
можно чтоб на видео отдельная микруха была а на остальное отдельная(ные)
или так неудобно?

[Advertiser]

[caro]

А по какому принципу ето надо делать хотябы блок схему допустим для 128к варианта любого спека

Что значит любого спека? Я думаю это будет не доработка любого спека, а разработка нового.

можно чтоб на видео отдельная микруха была а на остальное отдельная(ные) или так неудобно?

Наверное без разницы, это будет виднее когда появится схема. Если появится

[icebear]

Наверное без разницы, это будет виднее когда появится схема. Если появится

Хорошая идея Что бы появилась схема, надо знать, как работает Спектрум. А на данный момент есть только статьи Буна. Кстати, всё хочу спросить, в схеме Радио разделение доступа между ВК и CPU идёт по CAS, а в других схемах я видел наоборот по RAS. Это принципиально?

[Mick]

Что значит любого спека? Я думаю это будет не доработка любого спека, а разработка нового.

Я думаю проще всего переделывать схему, в которой применены КП11. Так как SRAM является линейной, то сооствествующие линии видео надо, как я понимаю, представить тоже линейно c адреса 4000H. Сигнал RAS и CAS в этом случае, наверно не понадобится. Но это мои размышления.

[Mick]

Наверное без разницы, это будет виднее когда появится схема. Если появится

Я так понимаю в форуме нет людей, которые реально подключали SRAM вместо DRAM в ZX клонах. Вот накидал гипотетическую схему подключения SRAM 64Кх8. Да простят меня схемотехники за ламерство .
И попутный вопрос о стандарте страниц памяти в ZX выше 64кБ.
Какие старницы памяти и где находятся, ну и порты для их руления.

[icebear]

Я так понимаю в форуме нет людей, которые реально подключали SRAM вместо DRAM в ZX клонах. Вот накидал гипотетическую схему подключения SRAM 64Кх8. Да простят меня схемотехники за ламерство .

Что есть сигнал H1, который переключает муксы? Судя по всему смотрел на схему Пентагона?

И попутный вопрос о стандарте страниц памяти в ZX выше 64кБ.Какие старницы памяти и где находятся, ну и порты для их руления.

Ну как обычно - #1FFD и #7FFD. Только вот надо будет ещё и второй экран делать. А идея хорошая, надо развивать.

[Mick]

Что есть сигнал H1, который переключает муксы? Судя по всему смотрел на схему Пентагона?

Это сигнал переключения видео/проц - он так обозначается во многих схемах спека. H2 - переключение видео/атрибуты. Схем источников было несколько.

Ну как обычно - #1FFD и #7FFD. Только вот надо будет ещё и второй экран делать. А идея хорошая, надо развивать.

На счет #7FFD я про порт знаю, а вот как страницы разбиваются? А про порт #1FFD я только слышал и ни чего больше.

[spensor]

Что есть сигнал H1, который переключает муксы? Судя по всему смотрел на схему Пентагона?

Вообще-то обозначение Hx и Vx характерны для питерских машин (Ленинград, KAY, Scorpion). Это тактовые частоты учавствующие в формировании изображения Horisontal и Vertical. Частота H1 это 1,75 МГц, обычно ее заводят на AY/YM.
Обращение к памяти CPU и видеоконтроллера происходит в 4 цикла.Тип цикла определяется сигналами /RAS и H1 (4 двоичные комбинации):
/RAS H1
0 0 CPU A0-A7
0 1 Видео A0-A7
1 0 CPU A8-A15
1 1 Видео A8-A15
Таким образом по сигналу H1 указывается кто обращается к памяти, и соответственно чьи адресные сигналы (CPU или видеоконтроллера) подаются на RAM.
Точное значение "0" или "1" сигналов для /RAS и H1 в схеме может быть и противоположным. Я описал только принцип. Для конкретики смотрите схему, там все видно.
А в Пентагонах этот сигнал обозначался как Cx (x-число, точный индекс не помню).

[spensor]

На счет #7FFD я про порт знаю, а вот как страницы разбиваются? А про порт #1FFD я только слышал и ни чего больше.

В системе назначения бит портов очень много путаницы и все зависит от конкретной машины.
1 Стандартный порт Spectrum128 #7FFD:
D0-D2 - номер страницы ОЗУ в двоичном коде (0-7), проецируемой в область #C000-#FFFF;
D3 - видеообласть (5 или 7 страница);
D4 - ПЗУ (Basic128 или Basic48);
D5 - защелка 48K режима.
D6, D7 не задействованы.
После сброса расположение фрагментов памяти следующее:
#0000-#3FFF - ПЗУ Basic128
#4000-#7FFF - страница 5
#8000-#BFFF - страница 2
#C000-#FFFF - страница 0
Страница видеообласти существует автономно и не требует обязательного отображения в адресном пространстве CPU, в конкретный момент времени.
2 Впоследствии для Пентагона стандарт дополнился так:
D5,D7,D6,D2,D1,D0 - номер страницы ОЗУ (0-64), т.е. 1024К (биты расставлены в порядке от старшего к младшему). Защелка 48K режима упразнена. В более раннем стандарте было 512К и защелка присутствовала.
3 Порт #1FFD позаимствован с амстрадовской машины, но назначение бит для Spectrum +3 и Scorpion абсолютно не соответствуют.
В Scorpion256 и KAY256 за дополнительный разряд адреса страницы отвечает D4 порта #1FFD. Таким образом выборка страницы памяти происходит по двум портам:
#7FFD и #1FFD. Дальнейшее расширение памяти в Scorp'e и KAY'e шло автономно. И там появились дополнительные заморочки.
4 В KAY адрес страницы опеределялся так:
D7 #7FFD, D7 #1FFD, D4 #1FFD, D2 #7FFD, D1 #7FFD, D0 #7FFD.
Вот и скажите после этого, что Nemo не извращенец.
5 У Scorpion было устройство GMX, с 2048К на борту. Какие там разряды за что отвечали сказать не могу, но в выборке страницы памяти учавствовали аж 3 порта - #7FFD, #1FFD, #DFFD (порт Профи)!

[icebear]

Это сигнал переключения видео/проц - он так обозначается во многих схемах спека. H2 - переключение видео/атрибуты. Схем источников было несколько.

Ага, я просто под рукой имею схему Sintez-M и ориентируюсь всегда по ней, а так всё обозначено через Sxx.

На счет #7FFD я про порт знаю, а вот как страницы разбиваются? А про порт #1FFD я только слышал и ни чего больше.

http://www.8bit-museum.de/cssfaq/ref...kreference.htm , извини, но русских ресурсов не знаю. Здесь наверняка подскажут.