Простенький вопрос к железячникам. Спавнить два фрагмента схем.

[Evgeny Muchkin]

Коллеги, небольшой Вам ребус

Во вложении фрагменты схем зеленого и желтого (турбо) Скорпионов.

Вопрос: Одинаково ли они обе формируют сигнал RAM- ?

Входные сигналы, понятное дело, одинаковые, названия только немного отличаются.

[Advertiser]

[HardWareMan]

В чём проблема сунуть их в Протеус и сравнить?

[Evgeny Muchkin]

HardWareMan, я не знаю что такое Протеус.

[Mick]

Вопрос: Одинаково ли они обе формируют сигнал RAM- ?

По сути да, за исключением того что в желтом он немного сдвинут на величину RC цепочки. Если я правильно понял

[Evgeny Muchkin]

По сути да, за исключением того что в желтом он немного сдвинут на величину RC цепочки

Спасибо за инфу.

Вроде бы резистор в желтом только на схеме, а на самой плате только конденсатор. При таком раскладе что-нибудь меняется?

А то, что кондеры в 150 в разных местах это сильно схемы рознит?

[krotan]

В жёлтом схема сделана логически неправильна (избыточна), и в ней зачем-то делается задержка сигнала ~RAM.
Если эта задержка на самом деле не нужна, то элемент D11.4, а также резистор и конденсатор можно исключить и соединить напрямую D12/3 и D57/5.
Если всё-таки нужна D11.4 тоже можно исключить, соединив его бывший вход D11/13 вместо провода, идущего на D57/4, а также D12/3 и D57/5.
Возможно такие алогичные соединения были выбраны из соображений монтажа...
В зелёном сделано быстрое формирование ~CSR и ~RAM...

[Evgeny Muchkin]

Т.е., если бы не задержка, то логика в обоих случаях идентична?

[krotan]

Т.е., если бы не задержка, то логика в обоих случаях идентична?

Логика сходна. Но задержка в жёлтом не только на RC, в нём стоит тормознутая микросхема D11 ЛП5, которая сама по себе имеет приличную задержку. В зелёном такой нет.

[HardWareMan]

krotan, вот я взял и не поленился. Вот схема:

А вот результат симуляции (порядок сигналов в логике: ~RD, ~MREQ, A14, A15, RB/CSDCCE, ---, ROM, CSR, RAM, ---, D/M ROM, CSROM, RAM):

Это внезапно было, да? Верхняя схема (без ЛП5) это схема выборки ОЗУ здорового человека. Нижняя схема (которая с ЛП5) - больного. Логически для процессора они работают обе одинаково, но с точки зрения ОЗУ - по разному. Постоянная активация ОЗУ без учёта строба чтения чревата конфликтом на шине и приводит к неоправданному нагреву элементов. Так же понятно наличие той самой задержки на RC цепочке: 1 это компенсация задержки на 2И-НЕ, чтобы уменьшить иголку на ЛП5, 2 - учитывать задержку срабатывания буферов ПЗУ чтобы уменьшить влияние конфликта шины с ПЗУ.

[Evgeny Muchkin]

HardWareMan, U7 7408? Я там кружочек на ЛА3 забыл на выходе нарисовать... Пересчитай, плиз, если несложно.