Орион-128: Реализация интерфейса с SD-card

[Error404]

Последний вариант схемы поддерживает работу с двумя картами.

С двумя картами пожалуй уже сложно слишком - более десятка МСХ.
Еще во втором варианте добавлен регистр сдвига и на запись тоже (в V1 - только на чтение). Однако, все равно не понятно за счет чего во втором варианте декларируется рост производительности в 3 раза:
"
Disk speeds measured by DOSSCAN.COM
- HW V1 on Z80 3.58MHz mode : 40kB/Sec
- HW V2 on Z80 3.58MHz mode : 130kB/Sec
"

---------- Post added at 15:34 ---------- Previous post was at 14:16 ----------

Вот так реализованы операции чтения и записи байта:

А чего-то исходники (rd_mmc и т.д.) я по ссылке http://msx.retro8bits.com/sd-mmc-drive.html не нахожу. И вообще не нахожу. Может, подскажете откуда дровишки?

[caro]

А чего-то исходники (rd_mmc и т.д.) я по ссылке http://msx.retro8bits.com/sd-mmc-drive.html не нахожу. И вообще не нахожу. Может, подскажете откуда дровишки?

Исходников не выкладывалось, и думаю не будет.
IDA Вам в помощь
По поводу увеличения скорости обмена, надо будет глянуть как в новом BIOSе выглядят операции чтения/записи.

[Error404]

Поразмыслив, мне все более нравится вариант MSX SD-MMC drive V1.
Приемлимое количество микросхем (при изготовлении на дискретах), и приемлимое медленнодействие. И в FPGA легко поместится.

Схемно получится примерно так:
Update: схема из этого сообщения удалена, последний вариант - в первом посте треда

[pvlad]

Схемно получится примерно так....

А что, без ВВ55 никак? Обязательно необходимо использовать это старье? На системную шину по другому Ваш вариант схемы уже не прикрутить?

[Error404]

А что, без ВВ55 никак? Обязательно необходимо использовать это старье? На системную шину по другому Ваш вариант схемы уже не прикрутить?

На схеме и нет ВВ55, там 8 мсх дискретной логики серии 555.
В варианте MSX (я только чуть перерисовал схему под другие порты и другое согласование с уровнями сигналов 3.3V) основная идея в том, чтобы
- во-первых, при выполнении одной команды CPU чтении/записи порта аппаратно вырабатывать сигнал тактирования карты, не тратя на это дополнительные команды в коде. Т.е. нужно транслировать на карту сигналы /WR /RD с шины.
- во-вторых, ускорение также достигается за счет применения сдвигового регистра на чтение. Это уже никак не заменить в ВВ55. Без регистра получаем вариант от N8VEM, т.е. сразу медленее в 2,5 раза в варианте с аппаратной реализацией /CLK (если доработать вариант N8VEM) или медленнее в 7 раз с программной реализацией /CLK (как оно и есть в оригинале N8VEM). Т.е. в последнем случае примерно на порядок медленнее дисковода.

Схему на дискретах в перспективе можно будет заменить малоногой паябельной дешевой FPGA. А в случае компа изначально в многоногой FPGA, интегрировать ее внуть (потребуется 4 ноги FPGA для интерфейса c картой).

[pvlad]

На схеме и нет ВВ55....

Приношу извинения! Видимо, сослепу принял системный разъем Х2 за разъем порта на Вашем рисунке.

Схему на дискретах в перспективе можно будет заменить малоногой паябельной дешевой FPGA. А в случае компа изначально в многоногой FPGA, интегрировать ее внуть (потребуется 4 ноги FPGA для интерфейса c картой).

Я предлагал ewgeny7 сделать аппаратный SPI-интерфейс. Это очень не сложно в реализации. Также предлагаю сделать USART и пару таймеров. Все это решит кучу проблем.

[Advertiser]

[Error404]

Можно сделать по схеме, как в контроллере IDE_MMC для MSX:

Что-то мне не понятна физика процесса в MSX SD V1.
Подпрограмма

rd_mmc:	push	hl
	ld	hl, 6FFDh
	ld	(hl), l
	ld	(hl), l
	ld	(hl), l
	ld	(hl), l
	ld	(hl), l
	ld	(hl), l
	ld	(hl), l
	ld	(hl), l		
	ld	a, (hl)
	pop	hl
	ret

за счет чего может генерировать правильные импульсы на SCLK?
Что ли за счет того, что CPU кроме непосредственно обращения на запись 6FFDh к порту еще и программный код самой подпрограммы rd_mmc читает из памяти?

[b2m]

Насколько я понял, сигнал /RD сбрасывает триггер U7A, т.е. любое чтение сбрасывает триггер. В данном случае - чтение следующей команды. При записи в ММС такая-же фича.

[Error404]

Насколько я понял, сигнал /RD сбрасывает триггер U7A, т.е. любое чтение сбрасывает триггер. В данном случае - чтение следующей команды. При записи в ММС такая-же фича.

Меня просто смутило зачем на вход D триггера заводить A1. Ведь при работе с портом 6FFD, A1 всегда "0". Можно было просто повесить ногу на землю (не нагружать лишний раз шину). Или это какая-то фишка для компенсации неполной дешифрации порта?

[b2m]

Меня просто смутило зачем на вход D триггера заводить A1.

Чтобы не выдавать клоки при записи сигнала /CS MMC.