Тык, что я не понимаю о чем мы говорим. Что за коненый сигнал ROMCS? В чем его конечность? Я лично говорю про линию на шине ROMCS которая активирует встроенное ПЗУ или наоборот блокирует его, линия котрая подтянута пулапом по умолчанию и идет как в пзу, так и в ула.Сообщение от HardWareMan
И что значит "КАК"? Да просто, поднимаем ту линию и все, тогда ула уже включить вывод ПЗУ не может и читается наше пзу.
Еще раз объясню чего боюсь: того, что MREQ и RD проскочать на ПЗУ и она начнет формировать вывод ДО того как будет установлен ROMCS, тогда, мождет быть, на шину выйдут какие-то данные ПЗУ (формирование ответа начнется) и тут же после ROMCS выйдут данные данныз из моего SRAM. Если у пзу на выходе будет 0, а у меня 1, то по этой линии будет фактически КЗ. Очень непродолжительная коза, но все-таки будет. А линий 8, т.е. худший вариант это у меня 255, а в пзу 0 или наоборот.
Для уверенности, что такое не будет, надо знать точно, что в чипе пзу происходит, если данные запросили, а потом резко обрубили выход. И еще надо учесть что не у всех ПЗУ одинаковые.
---------- Post added at 23:29 ---------- Previous post was at 22:45 ----------
Есть еще дополнение касательно того, что можно остановить проц и работать с памятью напрямую, а рефрешить ее будет УЛА.
Вот выдержка из документации по спектруму:
Так, что нет, помрет память без проца. Не вся, только верхние 32К, но этого хватит.3.9 Dynamic Memory Refresh. The CPU incorporates built-in dynamic RAM
refresh circuitry. As part of the instruction OP code fetch cycle,
the CPU performs a memory request after first placing the refresh
address on the lower eight bits of the address bus. At the end of the
cycle the address is incremented so that over 255 fetch cycles, each
row of the dynamic RAM is refreshed. This mechanism only applies to
the optional 32k expansion RAM in the 48k Spectrum.
Ответить с цитированием
