Спектрум на DE1 (из темы про ReVerse)

[Birden]

Всем привет!
Помогите, пожалуйста, адаптировать под DE1 прошивку, предназначенную для u10. Интересует реализация Spectrum-а.
Начал было сам, подправил в квартусе тип кристалла, переконфигурировал ноги в pin plannere, но ругается fitter:

Error: Can't implement PLL "altpll0: pll|altpll:altpll_component|pll" as Cyclone II PLL type
Error: Can't implement clock multiplication and clock division parameter values for PLL "altpll0: pll|altpll:altpll_component|pll"
Error: Can't implement PLL because Division and Multiplication cannot be achieved

Дальше моих познаний не хватает

[Advertiser]

[Ewgeny7]

Тебе нужно создать свой PLL вместо имеющегося в проекте. Посмотри частоты, которые выдает PLL в этом проекте, и создай аналогичный для ЦЫклон_2 для своей DE1.

---------- Post added at 10:39 ---------- Previous post was at 10:31 ----------

Не забудь учесть реальную частоту кварца на входе ПЛИС. Я не знаю какой кварц у тебя стоит, но вероятно не 50Мгц как на U10.

[Birden]

Тебе нужно создать свой PLL вместо имеющегося в проекте. Посмотри частоты, которые выдает PLL в этом проекте, и создай аналогичный для ЦЫклон_2 для своей DE1.

Сначала была другая ошибка - открыл по ссылке файл altpll0.vhd и исправил там в конфигурации altpll параметр intended_device_family на "Cyclone II" (было "Cyclone III"). После этого стал ругаться fitter.
Что там еще нужно менять?

[Ewgeny7]

Полностью удали из проекта модуль altpll. И создай свой, новый.

[Birden]

Тебе нужно создать свой PLL вместо имеющегося в проекте. Посмотри частоты, которые выдает PLL в этом проекте, и создай аналогичный для ЦЫклон_2 для своей DE1.

---------- Post added at 10:39 ---------- Previous post was at 10:31 ----------

Не забудь учесть реальную частоту кварца на входе ПЛИС. Я не знаю какой кварц у тебя стоит, но вероятно не 50Мгц как на U10.

Судя по схеме DE1 стоит генератор 50МГц.

[Ewgeny7]

выходные частоты - 14Мгц и 1,75Мгц

[ZEK]

выходные частоты - 14Мгц и 1,75Мгц

1.75 PLL не сделает, ручками только делить

---------- Post added at 10:09 ---------- Previous post was at 10:08 ----------

но вероятно не 50Мгц

24,25,50Mhz

[Ewgeny7]

1.75 PLL не сделает, ручками только делить

Делает, делает... Я же сделал на Ux.

[ZEK]

Делает, делает... Я же сделал на Ux

не делает, в CycII PLL как бы древнее, меньше размах множителей/делителей, в CycIV вообще дробные множители/делители

[Ewgeny7]

в CycII PLL как бы древнее,

Возможно, со вторыми ссыклонами я дела не имел. На третьем всё поделилось - 50*7/200=1,75