Это я размышляю, как повесить на шину много процессоров. Реально, шина требуется только с момента, когда DIN упал. И до того момента, пока память не сможет прочитать заначение (сигнал RPLY). Затем значение можно записать во временный регистр (по сигналу сигнал RPLY) и освободить шину.
---------- Post added at 11:26 ---------- Previous post was at 11:05 ----------
Когда процессор подаст сигнал DIN, правый триггер включится и его выход будет сигналом захвата шины.
Когда память сможет дать ответ, она подаст сигнал BUS ACK. Этот сигнал защелкнет ответ памяти в выходном регистре. Включит триггер подающий в процессор сигнал RPLY. Этот триггер выключится с подъемом сигнала SYNC процессора. А еще сбросит правый триггер и сигнал захвата шины.
Еще дорисовать триггеры и буферы для записи данных в память. Это еще проще. И простенькую схему, которая будет предотвращать одновременный доступ к памяти нескольких процессоров.
На входе этого блока сигналы BUS REQ 1, BUS REQ 2, BUS REQ 3... На выходе BUS ACK 1, BUS ACK 2, BUS ACK 3... И еще сигналы подключающие адрес из правого верхнего регистра на общую шину адреса.