Изготовление плат Pentagon 48k, Pentagon 1024 SL 2.2 и клона Галаксия

[fifan]

А вот хорват (ссылки на фотки его Галаксии я приводил) вообще не ставил ИД5, а поставил галку на 20 пинов.

[AIS]

галка это не спортивно.
Можно и в ПЛИС всё упихнуть , только это не радует.

ИД5 где будете заказывать, а то я у себя нигде не нашел и в Москве тоже нет.

[fifan]

Не в Москве, а здесь. Я почти все микросхемы в этой конторе заказываю.

[AIS]

66 руб за мелкую м/сх както совсем не гуманно.
ИД10 в пять раз дешевле здесь

[fifan]

Нельзя просто взять соединить два вывода (1 и 9) в нижней ИД10 и получить общую выборку ПЗУ. При таком построении при обращении по адресам 0000...0fff будет выбираться одна область памяти, а нам нужно то с ПЗУ А+В выбирать, то с ПЗУ С. Нужно адресом А13 рулить. Например при выборке А+В А13=0, при выборке С - А13А12=10. Понятно?

P.S. Всё же никаким образом нельзя ИД5 выкидывать из схемы. Мы итак всю память поменяли. Не нужно схему подгонять под те микросхемы, которые у нас есть. (У меня кстати ни ИД5, ни ИД10 нет).

[AIS]

Ставим общую ПЗУ А+В+С 27128
Подаем на неё адреса с процессора, в том числе А13 на 26 ногу этой ПЗУ.
Таким образом при обращении по адресам 000...1FFF - когда идет выборка с 1 ноги ИД10, адрес А13 на процессоре и соответственно на ноге А13 ПЗУ = 0 и идет обращение к младшей половине ПЗУ.

При обращении по адресам Е000...FFFF - когда идет выборка с 9 ноги ИД10, адрес А13 на процессоре и соответственно на ноге А13 ПЗУ = 1 и идет обращение к старшей половине ПЗУ.

---------- Post added at 13:46 ---------- Previous post was at 12:19 ----------

Не нужно схему подгонять под те микросхемы, которые у нас есть. (У меня кстати ни ИД5, ни ИД10 нет).

ИД10 , к примеру в моём городе, есть в продаже во всех магазинах можно просто пойти и купить, а ИД5 надо заказывать через интернет и даже на заказ не везде есть.
Всё же если кто-то ещё захочет повторить эту схему достать ИД10 намного проще.
Если ставить задачу не подгонять под более распространенные микросхемы, чтобы было как в оригинале, то тогда динамическую память надо было оставить, но тогда пропадает вся прелесть галаксии -простота. Получается средний по сложности комп со средними возможностями.

[fifan]

Ставим общую ПЗУ А+В+С 27128

Сделал. Во вложении - конечная схема:
1. Уложился в 26 цифровых микросхемы.
2. Поставил стабилизатор питания для подачи с внешнего БП.
3. Изменил разъём клавиатуры - поставил два по 8 штырьков.
4. Поставил разъём расширения с AY на 20 штырьков.
5. Поддержал стандарт - ножевой 44-контактный системный разъём.
6. Можно использовать 32 пиновую память на 64 или 128 кБайт в узком или широком DIP корпусе.
7. Вывел кнопку "HARD BREAK" на 2-х штырьковый разъём.

Всё же если кто-то ещё захочет повторить эту схему достать ИД10 намного проще.

Не факт, нужно у заказавших плату спросить, у кого что есть - ИД5 (74LS156) или ИД10 (74LS145).

Если ставить задачу не подгонять под более распространенные микросхемы, чтобы было как в оригинале, то тогда динамическую память надо было оставить, но тогда пропадает вся прелесть галаксии -простота.

На двух европейских клонах Галаксии стояли срамины. Мы тоже ставим срамину.

[AIS]

Посмотрел схему -всё, думаю, будет так работать, но есть некоторая избыточность:

1. Какой смысл формировать сигнал А13' ? Он формируется DD6:2 из сигналов !MREQ и выборки Q7 дешифратора. Сигнал !MREQ присутствует на входе дешифратора и это автоматически означает, что если на любом из выходов Q0-Q7 дешифратора низкий уровень то полюбому при этом !MREQ=0. и не надо его дополнительно подмешивать через DD6:2 Таким образом у вас получается, что А13' это инвертированный Q7 дешифратора. Посмотрим теперь на логику дешифратора - обращение к ПЗУ происходит при выборках Q0 и Q7 . Очевидно , что Q0 может быть только при А13=0, а Q7 только при А13=1. Таким образом у вас получается, что А13' это просто дважды инвертированный А13 с процессора - один раз инвертируется дешифратором, второй раз DD9:1 .
Это тоже самое, что подать А13 на ПЗУ с процессора. А элементы DD9:1, DD6:1 , DD6:2 можно удалить.

2. Какой смысл формировать сигнал А12' ? Зачем при помощи элемента DD10:3 принудительно обнулять А12 на ПЗУ при работе с верхним ПЗУ? Так у нас получатся в верхней части памяти два повторяющихся участка по 4 Кб. На схеме распределения памяти http://retrospec.sgn.net/users/tomca.../SK8511-21.jpg
Е000-F000 ROM3
F000-FFFF свободно
У вас же получится :
Е000-F000 ROM3
F000-FFFF опять ROM3
Если подать А12 просто напрямую с процессора, то будет возможность разместить на участке ПЗУ F000-FFFF дополнительные подпрограммы, например работы с винчестером или картами памяти (что ,наверное, и сделали хорватские товарищи на вышеприведенных ссылках)
Предлагаю А12 подать на ПЗУ с процессора, элемент DD10:3 исключить

3. Как уже писал выше:
"Сигнал !MREQ присутствует на входе дешифратора и это автоматически означает, что если на любом из выходов Q0-Q7 дешифратора низкий уровень то полюбому при этом !MREQ=0. и не надо его дополнительно подмешивать через DD6:2"
Теперь видим, что сигнал !СЕ для ПЗУ формируется элементом "И" DD10:2 из выборок дешифратора Q0 и Q7. Поэтому можно соединить выходы Q0 и Q7 и подать с них сигнал непосредственно на !СЕ для ПЗУ - обьединение двух выходов с открытым коллектором эквивалентно логической схеме "И".
Элемент DD10:2 можно исключить.

4. Повторитель DD4:1 можно заменить перемычкой - в классической галаксии , работающей на статической памяти сигнал !WE подаётся с процессора на память напрямую.
Элемент DD4:1 можно исключить.

[fifan]

Да, всё верно! Сенкью! Перерисовываю.

[fifan]

Схему перезалил (см. несколько постов назад). Начал раставлять детали на печатке. Самым подходящим корпусом, я думаю, будет G1818. А вот стабилизатор 7805 я наверное уберу - нет места под радиатор. Лучше наверное питать вот таким.