что будет, если на входы ~R и ~S триггера подать 0? такая штука возможна в схеме atm-turbo 4.5, где триггер ПЗУ cp/m, с одной стороны, сбрасывается при блокировке верхней памяти через #7FFD, и в то же время устанавливается при обращении к TR-DOS в режиме CPNET=1
если достать схему ТМ2 на транзисторах, наверное, можно выяснить, 0 или 1 предпочтёт этот ТТЛ-элемент