ULA 4видеорежима и все в 64 макроячейки

[ZEK]

to deathsoft

Специально проверил reg [7:0]RAM[0:1023]
Вот описание блока памяти 1Кбайт на Verilog
Во всех микрухах где есть блоки памяти именно туда и всунуло


ISE 7.1
Quartus 4.2
Leonardo Spectrum
Active-HDL 6.3 тож понял че хотят


А на самом деле я просто не правильно выразился я имел ввиду что
нельзя использовать библиотеку 74 серии а мегафункции пишуться на том же Verilog или любом другом которые средства поймут.

У меня такое вкрадчивое впечатление тема уходит в нитуда, есть ли люди которы могут меня проконсультировать по вопросу кадровой растосовки строк ?

PS. Не надо только язвить и просить двухпортовую память описать

[CHRV]

У меня такое вкрадчивое впечатление тема уходит в нитуда, есть ли люди которы могут меня проконсультировать по вопросу кадровой растосовки строк ?

У тебя MaxPlus есть, давай я тебе кину исходники Кая на AHDL ты в эмуле MAXPlusa посмотришь все синхросигналы.

[Costa]

давай я тебе кину исходники Кая на AHDL.

Выложи если можно сюда.

[CHRV]

Выложи если можно сюда.

Я недоделки не люблю выкладывать, это чисто для внутреннего использования.

[icebear]

У меня такое вкрадчивое впечатление тема уходит в нитуда, есть ли люди которы могут меня проконсультировать по вопросу кадровой растосовки строк ?

Посмотри вот здесь http://www.cctvlabs.com/Theory/palntsc.html, а вообще что касается видео (любого), то лучше сразу идти вот сюда http://www.epanorama.net/links/video.html.

[alexfreed]

To heroy (mostly)

Я делал примерно то же самое, только под Xilinx а не Altera. Исторически я с ним больше работал.
Если интересно есть мой Верилог. Вроде на симуляции видео идет равильно.
До кремния дело не дошло пока. Я сторался вписаться в корпус с 44 ногами но может не очень получиться. Вместе с контроллером памяти и т.д. видимо
придется ставить XC95108 о 84 ногах.

Зато можно предусмотреть VGA совместимый режим. Строка сканируется 2 раза но вдвое быстрее. Я таким образом Apple 2 на FPGA делал.

[ZEK]

По логике я думаю правильно мультипелксор памяти видео синхрогенератор и около стоящие модули обьединить меньше внешних сигналов экономия на мелкосхемах да и плату можно с низкой детализацией маленькую и дешевую сделать даже на рудиорынках люди справятся

А вообще идельный вариант 2 микрухи ПЛИС на пример альтеру 7064 по самым дорогим ценам которые у меня в городе найти можно 9 доларов AVR со схемой XZ-multicard
Можно микросхемах на 15-20 сделать спек с PS2 клавиотурой мышай, иде контролером контролером, контролером дисковода и всунуться доларов в 50
Начтет двойного проход можно но тайминги очень серьезно уедут, думаю много софта поламается

[ZEK]

Вот свершилось!

На основании обдумывательного процесса получилась бета версия
теперь она именуется гордым названием Северный мост, так как по сути назначения микросхем сходны, и самое главное не поленился и начал писать DataSheet (Описание архитектуры, принципа функционирования, сигналов и т.д.) и уже заказал себе микруху как только пренесут Спеки мне свершиться два события, я наконец то спустя столько лет стану опять реальщиком а во вторых буду их потрошить и схему проверять в железе после чего появиться релиз кандидат.

И еще на Украинский рынок KAY проникал, можно ли заняться розыском?

[alexfreed]

А вообще идельный вариант 2 микрухи ПЛИС на пример альтеру 7064 по самым дорогим ценам которые у меня в городе найти можно 9 доларов AVR со схемой XZ-multicard
Можно микросхемах на 15-20 сделать спек с PS2 клавиотурой мышай, иде контролером контролером, контролером дисковода и всунуться доларов в 50
Начтет двойного проход можно но тайминги очень серьезно уедут, думаю много софта поламается

Одна штука XC95108 тоже стоит $9. PLCC84. Я их парочку прикупил,
так что можно будет поиграть. AVR - святое дело. Я на них все делаю.

Предлагаю сделать схему в ORCAD или Protel чтобы можно было вносить
поправки вдвоем и более.

Я не уверен что времянка так уж сильно уедет. Если макроячейки не экономить, можно без напряга сделать 2 строчки ровно за 224 такта.
Скажем Пентагон от Скорпиона сильнее отличается.

[ZEK]

Только не смеяться я ORCAD два раза в жизни видел и то не на моем ПСюке,
насчет совместной работы я естественно не против. Если каждый по немногу усилия приложит - результат естественно быстей наступит, но тут вопрос о координаторе, если каждый в свою дудку дует. Будет еще хуже. Попробуй мой схем на Veriloge в XC95108 сколько он ресурсов займет. В Altera 7064 схема заняла почти 100% трасировочного ресурса использует 42 из 64 тригеров, заняты все 64 макроячейки
И еще ты имееш в виду новый видеорежим или переплясать существующие? Что бы не возникало проблем с мониторами.

Возможно экономически это выгодней, и еще TTL 5 вольт поддерживает?