Важная информация

User Tag List

Страница 24 из 48 ПерваяПервая ... 202122232425262728 ... ПоследняяПоследняя
Показано с 231 по 240 из 472

Тема: Потактовый клон i8080 на FPGA/CPLD

  1. #231
    Guru Аватар для Vslav
    Регистрация
    31.03.2013
    Адрес
    г. Киев
    Сообщений
    2,413
    Спасибо Благодарностей отдано 
    132
    Спасибо Благодарностей получено 
    755
    Поблагодарили
    353 сообщений
    Mentioned
    86 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    Отсюда быстрый вопрос для Vslav: в какой момент времени защелкивает данные модель?
    Начал отвечать на вопрос, решил помоделировать, так при нормальной растактовке (2/9 + 4/9 + 3/9) процессор не завелся. Только при сплошных однотактовых F1/F2 . Завтра уже постараюсь разобраться что там сломалось.

  2. #232
    Guru Аватар для HardWareMan
    Регистрация
    26.02.2011
    Адрес
    г. Павлодар, Казахстан
    Сообщений
    4,395
    Спасибо Благодарностей отдано 
    304
    Спасибо Благодарностей получено 
    594
    Поблагодарили
    440 сообщений
    Mentioned
    10 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    WOW!

    Истина где-то рядом... Ощущение, что что-то не так с записью данных.

    По поводу тактовой. В МХ2 она следующая (а так же в Спеце и Орионе):

    Датащит допускает спад F1 прикрутить к фронту F2 (дельта = 0), оригинал хавает, но как с этим у модели?

    ---------- Post added at 03:08 ---------- Previous post was at 02:25 ----------

    АААААААААААААААААААААААА! Модель РАБОЧАЯ! Нужно было пропустить обе тактовые F1/F2 через триггеры, чтобы обеспечить их стабильность и синхронизацию к CLK 50MHz!

    Я сделал топором:

    А по хорошему это надо сделать внутри корки.
    Последний раз редактировалось HardWareMan; 19.08.2014 в 01:38.

  3. #233
    Junior
    Регистрация
    21.06.2014
    Адрес
    г. Киев, Украина
    Сообщений
    10
    Спасибо Благодарностей отдано 
    0
    Спасибо Благодарностей получено 
    0
    Поблагодарили
    0 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от Vslav Посмотреть сообщение
    Начал отвечать на вопрос, решил помоделировать, так при нормальной растактовке (2/9 + 4/9 + 3/9) процессор не завелся. Только при сплошных однотактовых F1/F2 . Завтра уже постараюсь разобраться что там сломалось.
    Прочитал и сразу заметил - растактовка должна быть немного другая: 2-5-2.
    Специально проверил в мануале интела. Хотя, с другой стороны, это не должно влиять на логическую модель.

  4. #234
    Guru Аватар для HardWareMan
    Регистрация
    26.02.2011
    Адрес
    г. Павлодар, Казахстан
    Сообщений
    4,395
    Спасибо Благодарностей отдано 
    304
    Спасибо Благодарностей получено 
    594
    Поблагодарили
    440 сообщений
    Mentioned
    10 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Основные тесты пройдены, остались три самых тяжелых с АЛУ. Это примерно на 3 часа зарубы, я пошел спать. Утром отпишу что и как.

    Последний раз редактировалось HardWareMan; 19.08.2014 в 01:43.

  5. #235
    Guru Аватар для HardWareMan
    Регистрация
    26.02.2011
    Адрес
    г. Павлодар, Казахстан
    Сообщений
    4,395
    Спасибо Благодарностей отдано 
    304
    Спасибо Благодарностей получено 
    594
    Поблагодарили
    440 сообщений
    Mentioned
    10 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Модель все тесты проходит! Можно приступать к оптимизиции и прочим процедурам!

  6. #236
    Moderator
    Регистрация
    25.11.2007
    Адрес
    Симферополь
    Сообщений
    2,164
    Спасибо Благодарностей отдано 
    1
    Спасибо Благодарностей получено 
    3
    Поблагодарили
    3 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    Основные тесты пройдены, остались три самых тяжелых с АЛУ. Это примерно на 3 часа зарубы, я пошел спать. Утром отпишу что и как.

    Скрытый текст


    [свернуть]

    Плата преобразователя уровней выглядить брутальненько
    Какие именно чипы использовались?
    Amiga 1200+Blizzard 1260 72 Mb+Mtek 68030,Compozit 128, Leningrad 2,
    Atari STE 1040,ZX Spectrum +2,Pentagon 48, Speccy2007 - 2 , ATAS 256k.
    ZX Evo 4Mb- в строю.
    Speccy2010 v1
    Специалист (пока готовлюсь к восстановлению).
    Это все мое!
    Родное!
    Все люблю на свете я! Это родина моя!

  7. #237
    Guru Аватар для HardWareMan
    Регистрация
    26.02.2011
    Адрес
    г. Павлодар, Казахстан
    Сообщений
    4,395
    Спасибо Благодарностей отдано 
    304
    Спасибо Благодарностей получено 
    594
    Поблагодарили
    440 сообщений
    Mentioned
    10 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от balu_dark Посмотреть сообщение
    Плата преобразователя уровней выглядить брутальненько
    Какие именно чипы использовались?
    Чипы классические, китайские: SN74LVC8T245DBR. Для адресов можно применить SN74LVC16T245DGGR. А вообще, в хозяйстве это не надо. Можно просто поставить LTTL 245й на шину данных, т.к. она двухсторонняя, а остальное запитать через обычные х245/х537. Которые все равно должны стоять в компьютере для разгрузки ВМ80 (за исключением специалиста и РКшки они есть везде). Теперь надо попытаться похудеть до 570ЛЕ, чтобы влезть в CPLD.

  8. #238
    Guru Аватар для Vslav
    Регистрация
    31.03.2013
    Адрес
    г. Киев
    Сообщений
    2,413
    Спасибо Благодарностей отдано 
    132
    Спасибо Благодарностей получено 
    755
    Поблагодарили
    353 сообщений
    Mentioned
    86 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    Нужно было пропустить обе тактовые F1/F2 через триггеры, чтобы обеспечить их стабильность и синхронизацию к CLK 50MHz!
    Так я вроде честно об этом заранее рассказал, что без этой синхры стабильно работать не будет

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    Я сделал топором:
    Круто и решительно .

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    А по хорошему это надо сделать внутри корки.
    Да, наверное. Только, думаю, не в vm80a_core, а в обертке vm80a. В проектах на FPGA тактовые CLK F1 и F2 обычно являются производными от одного клока и синхронизация не нужна. Найду проблему почему у меня модель перестала работать на "честном" тактировании и добавлю синхронизацию в обертку.

  9. #239
    Guru Аватар для HardWareMan
    Регистрация
    26.02.2011
    Адрес
    г. Павлодар, Казахстан
    Сообщений
    4,395
    Спасибо Благодарностей отдано 
    304
    Спасибо Благодарностей получено 
    594
    Поблагодарили
    440 сообщений
    Mentioned
    10 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от Vslav Посмотреть сообщение
    Только, думаю, не в vm80a_core, а в обертке vm80a. В проектах на FPGA тактовые CLK F1 и F2 обычно являются производными от одного клока и синхронизация не нужна. Найду проблему почему у меня модель перестала работать на "честном" тактировании и добавлю синхронизацию в обертку.
    Можно и так. А можно их формировать внутри обертки. И тогда входная тактовая будет одна. Получится как-бы ГФ24 онбоард. Причем, так же как и ГФ24, сигналы READY/HOLD (и я бы еще RESET) надо так же пропустить через триггеры:

    Это будет полезно для встраиваемых проектов. Можно будет еще и в обертке нацепить ВКшку - ну, собственно, я об этом изначально и говорил. Жалко, что Спец и Орион не прокатят из одной тактовой - там нужна строгая синхронизация. Но если их делать на CPLD/FPGA, то проблем нет.

  10. #240
    Guru Аватар для Vslav
    Регистрация
    31.03.2013
    Адрес
    г. Киев
    Сообщений
    2,413
    Спасибо Благодарностей отдано 
    132
    Спасибо Благодарностей получено 
    755
    Поблагодарили
    353 сообщений
    Mentioned
    86 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    Причем, так же как и ГФ24, сигналы READY/HOLD (и я бы еще RESET) надо так же пропустить через триггеры:
    Это сделано уже, в оригинальном дизайне есть защелки на все эти сигналы, и я их честно перенес в корку. А вот F1/F2 - это уже наша придумка, в клоне они используются не совсем так как в динамической логике оригинала, поэтому добавить синхронизаторы на F1/F2 - наша явная задача.

    Цитата Сообщение от HardWareMan Посмотреть сообщение
    Жалко, что Спец и Орион не прокатят из одной тактовой - там нужна строгая синхронизация. Но если их делать на CPLD/FPGA, то проблем нет.
    Достаточно сделать генерацию F1/F2 на той же CPLD/FPGA и использовать в схеме Спеца/Ориона. То есть, F1/F2 на процессорном модуле сделать выходами и тактировать остальную схему. Но это уже не точный попиновый клон.

    Вообще я вижу как получившуюся корку можно хорошо пооптимизировать, оставить одну тактовую, сделать стандартную синхронную шину типа AHB/Avalon/Wishbone, есть задумка как экономно по ресурсам/ячейкам сделать режимы Turbo/Original (а то глобальный clock_ena, например, в T80 - это просто грабеж какой-то). Но это получится именно качественный "потактовый" клон, а не "попиновый". Для "попинового" надо будет добавить соответствующую обертку.

Страница 24 из 48 ПерваяПервая ... 202122232425262728 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. Комманды ассемблера/коды i8080/КР580ВМ80А
    от sergey2b в разделе Разное
    Ответов: 4
    Последнее: 29.11.2015, 14:01
  2. МикроСтеплер. Компилятор ЯП СТЕПЛЕР для i8080
    от Kakos_nonos в разделе Программирование
    Ответов: 8
    Последнее: 31.05.2013, 16:34
  3. Эмулятор i8080
    от Higgins в разделе Разное
    Ответов: 2
    Последнее: 20.05.2011, 11:43
  4. Использование FPGA и CPLD (ПЛИС и ПЛМ)
    от Mick в разделе Для начинающих
    Ответов: 69
    Последнее: 03.05.2006, 11:47

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •