А не подскажете где подробнее про обмен с MY со стороны программы можно посмотреть? У меня проблема обнаружилась - в 095 не сбрасывается бит TR при чтении регистра данных. Сбрасывается или прямой записью нуля со стороны ПП в это бит РК, или записью РД со стороны ЦП. Это так задумано, или мне надо искать где-то ошибку. И вообще там дивно сделано, старший байт РД используется как расширитель адреса при ПДП на системной шине со стороны ПП.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Ни одна команда не требует чтения регистра данных перед началом выполнения, поэтому этот бит обозначает требование записи параметра команды в регистр данных.Сообщение от Vslav
Подозреваю, что единственная команда, не требующая записи параметра ( "чтение кода состояния" RDERR, двоичный код команды 1001 = 9 ) - не устанавливает бит TR после получения контроллером кода команды.
А откуда эта картинка?
Ну ясно, значит документация на 507.03 ошибочно утверждает что TR сбрасывается при чтении регистра данных.
Да собственно так и задумано. Уже есть дизассемблированные версии прошивок КМД у hobot-а в хламничке - http://archive.pdp-11.org.ru/ukdwk_a...plekt/KMD_DVK/.
Так что там можно всё посмотреть.
Я тоже когда-то был в сомнении относительно загрузки с КМД на МС1201.02, когда пишут команду 17 в регистры. Если бы по документации TR сбрасывался бы при чтении РД, то и загрузиться было бы невозможно, т.к. в пульте при переходе на 172142 он же сначала читается.
Описание КМД лист 24.
Вопрос к уважаемому Вславу :
1801ВП1-030 в МС1201.01 примерно сколько тактов 1801ВМ1 "задерживает" ?
( Т.е. от момента формировавания ВМ1 сигнала DIN до момента выставки RPLY ВП1-030, без учета регенерации ( "идеальное чтение" ) ).
Блог : http://collectingrd.kxk.ru/ . В ЛС прошу не писать, все сообщения [email protected]
Результаты моделирования такие (циклы 1801ВМ1 моделируются по результатам реверса - ждет два такта активного RPLY, выставляет сигналы с привязкой к CLK):
Еще я попытался уплотнить интервалы между циклами чтения - сделал их минимальными, и стало наглядно, что 030-ая не в состоянии выполнять обращения к ОЗУ чаще чем 1/8 от тактовой частоты - у нее просто автомат состояний так построен. На картинке показаны как раз два цикла - первый при завершенном цикле ОЗУ (с паузой между SYNC) и второй цикл быстрый, начинающийся при еще не снятом CAS. Видно что 030 выдает nRPLY с задержкой на такт, именно из-за того что не может начать цикл ОЗУ немедленно.
Последний раз редактировалось Vslav; 21.09.2017 в 11:40. Причина: обновление ссылок на картинки
Можно попробовать сервис: pic.pdp-11.ru - он гораздо дружественнее.
Кстати, в далекие 90-е я клепал какую-то ерунду на ДВК-1 с размещением моей программы в ПЗУ-шках, две РФ2 или РФ5, не помню уже, зато хорошо помню, как меня неприятно удивило тормозное чтение из основной памяти ДВК. Полуотлаженная программа была в ПЗУ, а новые разрабатываемые кусочки подгружались в ОЗУ, где я с ними экспериментировал. Так вот, осциллоскоп показал очень неприглядную картинку - моя ПЗУха сразу отвечала СИПом и цикл обмена был вполне обычным, а вот цикл обмена с ОЗУ был чуть ли не вчетверо длиннее. Втрое точно, а то и с лишним...
Кто мешает тебе выдумать порох непромокаемый? (К.Прутков, мысль № 133)
ЗДЕСЬ выложены осциллограммы обращения 1801ВМ1 к ОЗУ и ПЗУ, снятые на реальной плате МС1201, работавшей на частоте 5.3 МГц. Там сигнал RPLY от ROM приходит через 2 такта после выставления DIN, а RPLY от ОЗУ приходит через 6 тактов.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
