Цифровая археология: 1801 и все-все-все

[Vslav]

В-общем, нету в 1801ВМ1 никакого микрокода. Вот то большое упорядоченное поле в верхней половине кристалла - это ПЛМ по классической схеме Sum-Of_Products, 16 входов с регистра инструкций, видимо. А маленькое упорядоченное поле в правом нижнем квадранте - это ПЛМ поменьше, по той же Sum-Of-Products. Так что - 1801ВМ1 - это не микромашина, а классический автомат, принципиально не отличающийся от 580ВМ80А. Ну зато FPGA-версия будет охотней разгоняться.

PS. Почитал про DEC LSI-11 WCS - Writable Control Storage - это такая RAM, которую можно загружать, и подключать вместо MicROM в старшие 1К слов микрокода, у них там сделан микроассемблер, загрузчик - целая среда для разработки и отладки микрокода, вкусняшко. Дальше хочется пилить серию 581

[CodeMaster]

это ПЛМ по классической схеме Sum-Of_Products

Для необразованных - непонятно, и не нашёл где почитать про отличие от микрокода?

[Vslav]

Микрокод - это когда процессор представляет собой отдельный микрокомпьютер, со своей достаточно простой системой микрокоманд (ссылку на документ WCS я давал, там в приложении есть опкоды микрокоманд MCP-1600/К581). А система команд основной машины (например PDP-11) уже является результатом работы микропрограммы интерпретатора на микрокомпьютере. То есть, этот простой микрокомпьютер читает из основной памяти слово инструкции PDP-11, и интерпретирует его, выполняя по микрошагам. Микропрограмма - это код программы-интерпретатора, пишется на языке микроассемблера. Если написать другой микрокод, то на основе 581ИК1/ИК2 можно сделать другую систему команд, не PDP-11. Возможно даже версию x86, лишь бы хватило ресурсов - регистров, разрядности адреса и прочее.

Другой вариант процессора - автомат, это когда есть жестко прошитый в логике цикл - извлекли инструкцию, декодировали, выполнили. Все эти стадии кодированы аппаратно, набор инструкций фиксирован и не изменяется - определяется самой схемой.

ПЛМ по схеме Sum-Of-Products - это представление любой логической функции в канонической дизъюнктивной форме. ПЛМ можно просто рассматрифать как набор некоторых логических функций (можно реализовать ЛЮБУЮ комбинационную от данного числа входных переменных) с фиксированной одинаковой задержкой распространения.

Насчет почитать - я в свое время наткнулся на тоненькую книжицу "Секционные процессоры и их программирование" (Гришин, Угольков), она меня в 90-ом году потрясла просто, стало ясно как процессоры внутри устроены. В электронном виде я эту книжку не нашел, но копать в сторону этой тематики.

[b2m]

В-общем, нету в 1801ВМ1 никакого микрокода. Вот то большое упорядоченное поле в верхней половине кристалла - это ПЛМ по классической схеме Sum-Of_Products, 16 входов с регистра инструкций, видимо.

Может и не только с регистра инструкций. Если там есть ещё входы с какого-либо двоичного счётчика микроинструкций, то эту матрицу можно трактовать как микрокод.

---------- Post added at 16:10 ---------- Previous post was at 15:57 ----------

Маленькое поле вполне может оказаться декодером инструкций. Самих инструкций не так уж и много, т.е. 16 бит кода команды можно ужать в 7 бит номера инструкции. Если большое поле содержит 16 входов, на номер микроинструкции останется аж 9 бит.

---------- Post added at 16:12 ---------- Previous post was at 16:10 ----------

Это я к тому, что в таком случае инструкция может состоять максимум из 512 микроинструкций.

---------- Post added at 16:16 ---------- Previous post was at 16:12 ----------

Там однако ещё флаги есть, так что номер микроинструкции не 9 бит, а меньше.

---------- Post added at 16:17 ---------- Previous post was at 16:16 ----------

В смысле разрядность счётчика. А счётчик вместе с флагами можно считать адресом микроинструкции.

[Vslav]

Может и не только с регистра инструкций. Если там есть ещё входы с какого-либо двоичного счётчика микроинструкций, то эту матрицу можно трактовать как микрокод.

Первая большая матрица- 250 произведений от 16 входных переменных и их инверсий (250 products) и потом это все суммируется в разных комбинациях во второй большой матрице в 34 выходных SOP-а. Чисто теоретически может быть и ПЗУ на 250 ячеек по 34 бита. Но такое можно меньшей площадью и числом транзисторов сделать, и 16 входов не нужно тогда, и никакой упорядоченности нету, как было бы в декодере адреса ПЗУ, да и их обычно делают многостадийными. Поэтому как по мне - так похоже на прямой декодер инструкций PDP-11, чем на MiCROM. Да, еще в заводской схеме 1801ВМ2 на картинках (кроме самолетов ) ПЛМ-ы нарисованы, а не ROM-ы. Доживем до схемы - увидим как оно.

[CodeMaster]

и потом это все суммируется в разных комбинациях во второй большой матрице в 34 выходных SOP-а

Грубо говоря, это дополнительные 34 команды PDP-11 которых не было в архитектуре НЦ? И скорее всего это варианты адресации, т.к. что-то сложное на этом замутить сложно?

[Vslav]

Грубо говоря, это дополнительные 34 команды PDP-11 которых не было в архитектуре НЦ? И скорее всего это варианты адресации, т.к. что-то сложное на этом замутить сложно?

Нет, это 34 выходных разряда. 34 управляющие однобитовые функции, подаются на АЛУ, схему выборки регистров и тд.
Суммируется же буквально - выходное логическое OR для дизъюнктивной нормальной формы. То есть грубо имеем 34 функции OR, у каждой из которых 250 аргументов, а эти 250 агрументов представляют собой определенные произведения 16 входных xi.
В-общем, в итоге - на входе 16 переменных x0..x15, на выходе 34 некоторых комбинаторных функции y0..y33.

[bigral]

Я так понимаю такая матрица обеспечивает: "декодирование всех возможных конфигураций на входе"+"одинаковое время декодирования"+"быстрый результат (2 стадии 1 AND и 1 OR)" ну правда требует много места на кристалле (примерно столько же сколько и ALU + регистры + драйвер QBUS + генератор синхросигналов)?

[b2m]

Чисто теоретически может быть и ПЗУ на 250 ячеек по 34 бита.

Вообще-то я не это имел ввиду. Это скорее классическая машина состояний, но для каждой инструкции своя. Максимальное количество состояний может быть и 32, и 64, т.е. для счётчика состояний достаточно 5-6 бит. В зависимости от текущёй инструкции и текущего состояния (а также дополнительных флагов) вырабатывается управляющий код, те самые 34 выхода, в которые скорее всего входит и номер следующего состояния.

[bigral]

А микропрограммный подход он обычно вентили экономит, да и в ВМ1 не полноценный ROM а скорее декодер просто. Объем в битах примерно ~500x16.

Ага! Значит microm за счет использования ограниченного набора одних и тех же инструкций, но множества шагов, дает возможность по сути сэкономить на количестве транзисторов в декодере и в ALU одновременно, при том что qbus драйвер наверняка никак не зависит а количество регистров наоборот может возрасти (тем самым частично нивелируя такую "экономию").