А есть где-нибудь микрокод процессора ВМ1 (в кодах архитектуры Электроника-НЦ или что там внутри) с таймингами?
А есть где-нибудь микрокод процессора ВМ1 (в кодах архитектуры Электроника-НЦ или что там внутри) с таймингами?
manwe.pdp-11.ru
У 1801ВМ1 нет микрокода как такового, там ПЛМ и конечный автомат. Хотя есть понятие микроадреса и поле NAF (next address field). Но нет последовательного исполнения микроадресов, автоматически uPC = uPC + n не делается, вместо этого происходит uPC = NAF(функция многих параметров).
Грубо говоря, у ВМ1:
- есть конечный автомат на 128 состояний
- номер состояния очень-очень условно можно назвать микроадресом, он не указывает на микроинструкцию
- переходы между состояниями происходят по графам, есть универсальный отмены/сброса
- переход из одного состояния может происходит в много других, в зависимости от условий
- в каждом состоянии может выполняться несколько различных операций одновременно
- обработка одного состояния автомата занимает минимум 2 такта внешней частоты CLC
- переходы между состояниями могут задерживаться в зависимости от условий - неготовность блока обмена с шиной, неготовность блока прерываний, неготовность АЛУ
Все состояния автомата по цепочкам интерпретации команд PDP-11 описаны в документе
С таймингами сложнее, общие условия я описал - 2 такта на состояние, но есть задержки ожидания готовностей остальных блоков. Так что - возможны варианты.
Эх, хорошо бы еще в Воронеже поискать фотошаблоны 1831, ну вдруг...
Боб Супник для оригинального J11 шаблоны искать не хочет, говорит, маловероятно что сохранились. Может после реверса LSI-11 интерес поискать появится. Напишу статью на reddit, а там, может, где всплывут у добрых людей.
Лучше не искать, т.к. могут возбудиться Органы - и на червончик Искателя оправить по "Ленинским местам".
Да, это суровая Российская действительность...
Кто сумневается в строгостях - погуглие, сколько реальных чел мотают срок просто за Лайки и Репосты в соцсетях - их сотни...
( Хотя, с другой стороны, Пусси Риот таки отсудили компенсацию за свой тур по зонам - гуглится ).
Блог : http://collectingrd.kxk.ru/ . В ЛС прошу не писать, все сообщения [email protected]
Vslav, А какие мысли насчет схемы считывания 581РУх? Я так полагаю на шину защёлки поставить, но на какой фазе клока выставлять адрес и на какой данные считывать?
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Считывалка 581 штука достаточно простая, там не никаких проблем, просто двунаправленные 3V-5V буфера и втыкается все в DE0. На тактирование ставятся 170АП2. Есть некоторые вопросы по питанию, надо +12V внешние завести (кушает это все многовато), преобразователь в -5V поставить и простую защиту от пропадания минуса и правильного порядка подачи питающих напряжений. Все защелки и прочее реализовать уже в FPGA. Насчет фаз - надо документацию поднимать, смотреть, там несложно. Но хочется же полноценный процессорный модуль на 581. То есть, все 5 наличных микросхем, да чтобы еще четвертую память с FPGA можно было имитировать (ну или все, чего там), да поиграться с микроассемблером и микрокодом. Реальный макет под рукой - вещь при реверсе очень полезная, я на своем живом модуле ВМ1 много разных сомнений разрулил.
588? Не знаю. Серия 581 - аналог комплекта MCP-1600 от Western Digital.
Оригинальные CP1631-10 и CP1631-07 (вроде аналоги 581РУ2 и РУ1) прочитаны. Там же у человека и дизассемблер MCP-1600 имеется. Ну а найти документацию на MCP-1631 MicROM - несложно. Вот на F11 почти ничего не сохранилось, а на LSI-11 - валом всего.
Эту тему просматривают: 3 (пользователей: 0 , гостей: 3)