А ты не думаешь, что раз ВМ80 тоже внутри ПЛИС, то нет смысла выдерживать времянку по чтению и записию Ну, т.е. для реального проца память должна держать данные от сих до сих в течение такта, чтобы проц их успел считать. Но теперь этого не требуется!
У нас максимально точная модель, все условия остаются.
Дак пусть она и будет точная! Захлапывать по переднему фронту Ф2. От него сколько там? Плюс минус десяток наносекунд. Остальное время в такте свободно! Короче, смысл в том что мы гарантированно можем сузить окно ввода, для вывода все зависит от памяти(но тоже можем сузить). Мысли шире!
А как насчёт ПО, где оно будет сидеть и откуда считываться? Будет параллельное ПЗУ или последовательное Flash?
"Плоско мыслишь!" говорил игральный кубик доминошке. Поконкретнее изложите свою мысль и, желательно, эпюр пристегните к ответу, чтобы понятнее было.
ПО должно работать уже написанное стандартное. Где будет храниться - второй вопрос. Теоретически, я могу поставить SPI FLASH, откуда будет загружаться в ОЗУ при запуске. Или даже NAND чип поставить можно. Там нужно хранить минимум, который обеспечит запуск и работу. Все хранить не обязательно, для этого есть карта.Сообщение от fifan
PS Можно бут положить в SPI FLASH и исполнять его прямо оттуда, останавливая процессор сигналом READY. Таким образом, бут будет работать несколько медленнее, но зато мало проводов и простой чип.
Последний раз редактировалось HardWareMan; 21.09.2014 в 22:37.
Ну, хорошо, спустимся на землю и забудем. Но если интересно, у меня от твоего проекта всплыла своя идея, вот и вырвалось. Но то моя идея, и если ты не видишь смысла воткнуть четыре(!) обращения к DRAM в один такт процессора, значит оно тебе не нужно.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
4 обращения за 1 такт процессора? Процессор у нас работает на 2МГц, 4 обращения это 2*4=8МГц. Т.е., нужна память, способная работать на такой частоте. Период 8МГц частоты это 125нс. В текущем проекте память работает на 4МГц. Данная схема легко переносится на SVGA развертку, которую я хочу опционально запихать в CPLD (как детектить нужный режим - я уже знаю). В SVGA режиме на текущей развертке память будет работать на 10МГц, что уже близко к ее теоретическому пределу (мы все еще говорим за простые EDO DRAM со временем доступа 50/60/70 нс).
Объясни мне, зачем тебе 4 обращения на каждый такт процессора?
Позволь выразится образно, отойти от инженерных схем. Потому что иначе я стану причиной холивар. Тебе же этого боятся нечего.
Ты стоишь космический корабль из высокотехнологичных композитных материалов, и собираешься плавать на нем по канаве, вырытой вокруг Храма Специалисту.
Не думаю что тебя прельщает роль быть одним из служителей этого Храма, хотя, разумеется, имеешь полное право сдерживать свое стремление быть Творцом.
На радость, по сути, не в обиду будет сказано, я сам такой - идолопоклонникам...
Т.е., ты хочешь "ZX Spectrum с ZXM-VideoCard"? Но тогда это уже не будет "ZX Spectrum" как таковой. Тогда предложи свой список хотелок, быть может не все они расходятся с моим мировозрением.
Хорошо, тогда я оставлю это просто вариантом МХ2 на ПЛМ с виртуальным но все же тактово правильным ВМ80 в небольшом корпусе.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
