Тестер микросхем динамической памяти.

[stealth_w]

У меня давно не было интереса к советскому микросхемостроению - но тут я откопал свой пентагон-128, который еще до института собирал. И помимо жуткого приступа ностальгии у меня возник интерес насколько он сохранился. Также на свет были извлечены залежи всевозможных микросхем - в том числи всякие РУшки. Пентагон оказался неработоспособным - поэтому для ис памяти я сделал тестер.

Идеология кратко. Была взята 5 вольт совместимая ПЛИС - конкретно FLEX 10K20, и для нее написан автомат который в реальном масштабе времени генерирует все диаграммы. Так как вменяемого ТУ я не нашол то воспользовался PDF на 4164. Я сделал прошивки под 565РУ5, РУ6, РУ7. Так же пришлось сделать модификацию медлеенно/ быстро - так как РУ5Г отказались работать со сменой адреса по CAS. Прошивки грузятся в плис внешним загрузчиком - у меня много разных вариантов - есть на атмеге, можно с ПК, а сейчас я вообще приспособил STM32F429 для загрузки - флэшка, экран и т.д. Результат выводится на светодиоды - по ним видно как тэст работает. Занимает примено 300 LE - можно и меньше. В MAX7000 не лезет

Собственно тэст. Генерируется PSP и записывается в память. Дается пауза для проверки хранения - только регенерация. Потом PSP восстанавливается и производится многократное считывание. Обновляется стартовое PSP и тест запускается сначала. Т.е. тэст бесконечный. Проверяется одна микросхема - тест однобитный.

Из того что у меня хранилось примерно половина оказалась с отклонениями. И совсем немного с полностью неисправных - там явно отвалился кристаллодержатель. Я даже размаркировал их снизу - какие побыстрее, какие помедленнее

До дома дойду выложу фото - тока не пугайтесь - устройство примитивное

[Advertiser]

[stealth_w]

Как это выглядит сейчас. Слева флэшка - на нее можно покидать практически неограниченное количество конфигураций - они по 30к где то. Далее загрузчик. И справа ПЛИС.

Я думаю для себя сделать еще тесты для редких микросхем. Если будет интересно нарисую схему и т.д. - это не долго.

Файл на VHDL для РУ5, быстрая диаграмма.
Первая ссылка - картинка. Вторая - VHDL. Что то не хочет картинку тут показывать - большая видно

https://yadi.sk/i/3W_WBc1cbfK76
https://yadi.sk/d/DYGiFwJMbfJzc

[CodeMaster]

Как это выглядит сейчас.

Много лишнего, неюзабельно для рядового спектрумиста.

[esl]

при достаточном воображении, куча деталей похожа на компактное устройство ....

по мотивам фразы
"На полу лежала куча деталей, при достаточном воображении, похожая на обогреватель."

[stealth_w]

Ну оно действительно лежало на полу Вернее плату с ПЛИС я из мусорки вытащил - не смог пройти мимо. Проблема в том, что загнать адрес с предустановкой в 25 нан к CAS процессором весьма проблематично. Это даже сейчас сделано у меня неправильно - генератор на 20 МГц. Я думаю взять ПЛИС с ПЛЛ - тогда все можно будет сделать точно.

Кстати - лишнего тут ничего нет - это просто выглядит так Если конфигурировать с ПК то надо ПЛИС + панель + светодиод. Питание и резисторы по вкусу ...

[balu_dark]

да нафиг там 20 мегагерц если в спектруме вроде тактовая памяти 1.75 мегагерц если не ошибаюсь. Не обязательно тестировать память которая будет работать в конструкциях на 3.5 мегагерц на ее предельных частотах IMHO.

[Tronix]

stealth_w, Классно. Для тех кто не понял - эта FLEX походу не имеет собственной памяти для прошивки, поэтому прошивку в нее нужно каждое включение как-то загружать. Это можно сделать как сделал автор, через девборду на микроконтроллере, можно просто последовательную 8-ногую флеш припаять - без разницы. Итого в устройстве по-сути ДВЕ детали - плисина и внешняя флеха с прошивкой для нее. Ну и мелкая обвязка по питанию (блокировочные кондеры там и тд) и светодиоды.

Вопрос к автору: можно как-то увидеть осцилограммы чистого рефреша РУ5 (без read-write). То есть просто рефреш с переодичностью, желательно с отметками времени - начало цикла - конец цикла, сколько RAS в низком состоянии удерживается. А то у меня чего-то не заводится РУ5, грешу пока на неправильные тайминги РУ5.

[HardWareMan]

FLEX это SRAM-based CPLD, прародитель будущих FPGA. И верно, ее надо грузить всегда, зато пофигу сколько раз на дню.

[stealth_w]

Я завтра сяду и сниму осциллографом что реально получилось. А еще мне сказали что у нас на предприятии должны быть РТМ и ТУ в НИОС. Надо посмотреть.

Когда я этот тестер делал преследовались следующие цели.
1.Быстро и сердито
2.Желателен реальный масштаб времени. + Надо было разбраковать по быстродействию - часть РУ5 пошла в XT.
3.Мне было интересно откуда у DDR3 ноги растут - как оказалось ничего по сути не изменилось

[dk_spb]

Приятная конструкция. Жаль только что вывод результата малоинформативный (на светодиоды? )