Lisitsin /Василий Лисицын/
[email protected]
Если эмулировать TR-DOS, то только вместе с эмулированием флопика!
Иначе опять фигня получится. Вон к divIDE написали ESXDOS и что? TR-DOS там работает, но криво. Если делать, то делать сразу нормально а не криво как в ESXDOS.
Куплю корпус и материнку от Spectrum +2/+3
Да в принципе не проблема ... Только бы отследить вовремя обращение к портам ВГ. Проблема как раз в работе с ОЗУ.
Пока не уяснил, опять же, две вещи.
1) как обеспечить регенерацию памяти в режиме захвата шин, и надо ли?
2) как отследить момент, когда можно безболезненно обращаться к памяти в режиме захвата шин, чтобы избежать конфликта с дисплейным контроллером?
Lisitsin /Василий Лисицын/
[email protected]
Итак, у меня пока остаются вопросы с регенерацией памяти и вопрос с бесконфликтным доступом к памяти. Плиз, напишите кто что знает по этому поводу.
Lisitsin /Василий Лисицын/
[email protected]
остаются вопросы с регенерацией памятиТам же :4.7. Команда останова.
После выполнения команды останова процессор Z80 выполняет последовательность пустых (NOP) команд, пока не получит запрос на прерывание или сброс. Запросы как маскируемого, так и немаскируемого прерываний анализируются по переднему фронту тактовой частоты в такте T4 каждого машинного цикла команды NOP. В течение состояния останова процесс регенерации динамической памяти продолжает выполняться, поэтому такое состояние процессора может продолжаться сколь угодно долго без опасности потери данных.
http://mpsystems.narod.ru/help_06.htmРегенерация динамической памяти, при этом активизируется и /MREQ, а адрес выдается на A0-A6. Процесс регенерации Z80 производит перебором 128 адресов, т.е. расчитан на организацию 16K-словами, в то время как микросхемы, имеющие объем 64K (565РУ5), требуют регенерации по 256 адресам.
Profi v3.2 -=- Speccy2010,r2
Bus Request (input, active Low). Bus Request has a higher priority than
NMI and is always recognized at the end of the current machine cycle.
BUSREQ forces the CPU address bus, data bus, and control signals MREQ
IORQ, RD, and WR to go to a high-impedance state so that other devices
can control these lines. BUSREQ is normally wired-OR and requires an
external pull-up for these applications. Extended BUSREQ periods due to
extensive DMA operations can prevent the CPU from properly refreshing
dynamic RAMS.
Или я что-то не правильно понимаю ...
Lisitsin /Василий Лисицын/
[email protected]
"Во времена всеобщей лжи говорить правду - это экстремизм" - афоризм.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)