я по этой схеме Мастер-у память расширял, схема рабочая 100%
Огромное вам спасибо!
Сделал по этой схеме, один тест проходит нормально, другой тест- пишит что неисправны некоторые банки, третий иногда проходит без ошибок, иногда с ошибками примерно 50/50.
Всем спасибо еще раз!
Нашел глючную микросхему ОЗУ, заменил, все четко работает.
Всем привет.
Вот снял осциллограмму сигналов /ras и /cas на своем компе с Т34ВГ1, и совершенно не могу ее понять.
Единственное ч то мне приходит в голову: 2 - обращение к памяти 4 регенерация, или наоборот Но зачем тогда 3 обращения по /cas ? Может кто сталкивался и знает в чем смысл...
Это надеюсь диаграммы снятые без подключенного процессора? Где именно 3 /CAS-a?
Видимо там где 1 /RAS и потом 2 /CAS подряд это защелкивание малшей части адреса (она для пикселей и атрибутов одинаковая) а потом чтение сначала пикселей потом атрибутов (или наоборот, так как не ясно в каком состоянии шина адреса РУ-шек в момент /CAS-a). Так называемый page-mode, как я понимаю такой прикол не прокатит на наших РУ7 изза того что page-mode там нету а есть какой-то свой не похожий на буржуйский но все же nibble-mode.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Вы будете смеяться, но диаграмма снята с подключенным процем, точнее с припаянным. Мене его так продали.
Спасибо за ответ про page-mode, в принципе, мысль такая проскакивала. Пазл сложился при упоминании пикселей и атрибутов. Склоняюсь к мысли что первое обращение, это обращение процессора к памяти, но это я потом посмотрю по поведению /WR. Не буду делать великого секрета для чего я взялся изучать работу ПЛИС, вместо того что бы просто сверху напаять 8 РУ5. У меня есть (склоняюсь к мысли, что и у всех пользователей ресурса есть что то подобное ) микросхема на 128 КБ с 2 CAS-ами. Но там задержка RAS-CAS не более 25 нс. Решил реализовать промежуточный буфер-контроллер памяти на 24 МГц. Думал Т34ВГ1 за цикл дает один провал RAS-CAS а потом "отдыхает" до следующего обращения. А тут в цикле 2 совершенно разных обращения
ЗЫ
1 CAS начинается прямо под цифрой 2
2 CAS начинается под буквой "мю"
3 CAS начинается на 120 наносекунде в 4 квадранте ИМХО
процессор нужно застопорить, либо /clk посадить на землю либо /busrq /wait, потом снимать диаграммы логическим анализатором, он запишет какое-то время как "на ленту" и потом можно будет анализировать, а иначе это все догадки
странный момент про максимальную задержку между ras-cas обычно указывают МИНИМАЛЬНУЮ а не максимальную... и что будет если превысить это время? какая тут логика?
На самом деле: как все просто и выпаивать ни чего не надо
У меня в 5 посте приведен кусочек даташита, так там четко определена и минимальная и максимальная величина задержки, как я себе думаю не спроста, лишь обращение по CAS может идти "вечно".
Логика простая: не работает я делал переходник на более быструю микросхему памяти, ее тайминги вполне удовлетворяют требования для К565РУ5 кроме клятой задержки RAS to CAS. Результат просто черный экран, хотя микросхема заведомо рабочая.
По идее тогда надо ставить промежуточный буфер сохраняющий адрес при обращении но работающий с памятью на более быстрой скорости, сложная и печальная схема будет на одновибраторе чтоли... или с другим (clk#2) доменом синхронизированным с основным clk? ДА?
Т.е. сама абсурдность этого выхода нам говорит что разработчикам проще было бы всю эту логику засунуть в сам чип без которой он становится малоприменимым для медленных устройств.
В даташите указали время доступа к памяти начиная от сигнала RAS (оно 100нс для 4164) т.е. чтобы эта цифра была логична нужно указать время для задержки ДО наступления CAS так чтобы минимальной длинны CAS-a хватило... Так что это условное значение.
Черный экран - наверно виснет на ROM basic48, надо вытащить ROM чтоб увидеть какой там "матрас" или TEST48 поставить.
Последний раз редактировалось bigral; 11.03.2016 в 02:39.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)