Сообщение от
Patron
Дело в том, что при эксплуатации в некоторых нереальных режимах, которые никогда не встречаются на практике ( например - нулевая задержка установки RPLY и задержка снятия RPLY в 4 такта ) - поведение процессора в некоторых ситуациях становится настолько сложным, что выявить абстрактную зависимость таймингов от истории предыдущих команд весьма непросто.