МС1201.03+SIMM 30 pin. Занимался ли кто расширением памяти?

[MM]

Почему забыть? Неужели мой склероз врёт о 70-нс или даже 50-нс EDO RAM? Какая тактовая у ВМ3? 6 МГц, да? Ну, разгоним мы его в полтора раза, будет 9 МГц, это 111 нс, хоть и не верю я в такой разгон. Не успеем? Тогда прикрутим 64К Static RAM в качестве кэша и поставим 7-нс SDRAM, оно точно успеет.

Проблема в том,что эти 70 нс при идеальных свербыстродействующих ИС обвязки ( фактически - чипсет по 0.35 мкм топнормам с тактовой под 100 мгц ), к тому же не забываем о циклах регенерации - т.е. фактически удвоения задержек, итого получаем 140 нс для идеального случая. Т.к. до кодинга ПЛИС дело может и не дойти, выбираем 74F серию, у которой максимальная реальная рабочая частота - хорошо, если 40 мгц ( 25 нс такт ). С таким "ускорением" о ровно 70 нс можно забыть, реально с момента подачи "DIN" до выставления данных - от 100 нс + задержки шины ( не менее 30 нс на компактной МПП ) + удвоение задержки на случай неудачного попадания регенерации, итого реально - 230 нс, что явно больше 1 такта1801ВМ3-8 мгц ( разгон с 6 до 8 ).
Вывод - в главном 4-мбайт поле надо ставить СОЗУ до 100 нс выборки максимум, а вот для ЭД- там как раз и интересно ДОЗУ, например в виде СИММ ( фактически - на классических ДОЗУ, пригодных для установки в МС1201.04 ).
А насчет самых современных пакетных ДОЗУ типа SDRAM, DDR SDRAM, DDR2 SDRAM - там не всё так просто. У них есть т.н. "тайминги латентности", как правило при классическом идеальном приводе ( чипсет СБИС ) составляющие не менее 50-60 нс для одиночной рандомной выборки. А заявляемые тайминги "10 нс", "7 нс", "ХХХ гигагерц " - это всего лишь скорость передачи данных в пакете страницы буфера из кристалла SDRAM. Размер буфера у современных SDRAM - от 4 килобайт Х страниц .
К тому же управляться с SDRAM на 74F серии малореально, т.к. в таких СБИС ДОЗУ слишком сложная система команд - т.е. только через ПЛИС.
*
По теме "Самое современное наикрутейшее ДВК с быстродействием ~100мгц ( ориентировочно ) есть самый простой из всех возможных выходов - просто к эмулятору DEC - ЭВМ программно прикрутить порт, выполняющий функции МПИ ( главного процессора типа МС1201.04 ) или аналогичного устройства.
Т.е. если есть оборудование типа дисковода МХ, винчестера КЖД, специализированных контроллеров ( на ВП1-033 ) - просто к специализированному порту от ИБМ ЭВМ подключается корзинка ДВК, возможно через усилители шины на КР531АП2 - и всё работает. Можно даже КЦГД подключить - что бы не оставалось сумнения, что ДВК - "настоящая"
( Как вариант - может порт МПИ на SATA повесить ? )

[hobot]

т.е. все то, чем в чипах серии 1801 и не пахнет.

А кот-рыболов запуститься после таких новшеств? А RT-11 и прочее ПО для неё будет работать? MFP и всякие прочие ПО?

[MM]

А кот-рыболов запуститься после таких новшеств? А RT-11 и прочее ПО для неё будет работать? MFP и всякие прочие ПО?

Обычно настоящие конструктора железо проектируют под имеющийся софт, по крайней мере базовый. Альтернативный метод - это путь в никуда ( например, система команд "НЦ" - где-нибуть кто-нибуть видел для неё RT-11 ? ).

[AFZ]

А кот-рыболов запуститься после таких новшеств?

Не помню. Может запустится. А может (и скорее всего) будет себя вести, как первописюшный Lode Runner на каком-нибудь пеньке...

А RT-11 и прочее ПО для неё будет работать?

Безусловно. А также RSX-11, TSX-11, DSM-11 и пр. Возможно придется подшаманить какие-либо дровишки.

- - - Добавлено - - -

Т.к. до кодинга ПЛИС дело может и не дойти

Тогда не стоит и связываться. Всё, что я расписывал, актуально только для ПЛИС, клепать это на рассыпухе не имеет ни малейшего смысла - получишь примерно то же, что и обычный ДВК, поскольку 74F не так и далеко ушла от 1531-й серии...

К тому же управляться с SDRAM на 74F серии малореально, т.к. в таких СБИС ДОЗУ слишком сложная система команд - т.е. только через ПЛИС.

Угу, только на ПЛИС.

И, кстати, откуда такое требование - за один такт? Что, ВМ1 вдруг стал RISC? Я, конечно, детально его не разглядывал, да и давно это было, тем не менее... Sync выдать, как RAS, DIN/DOUT - как CAS, R/-W взвести заранее по Byte при высоком Sync, и вперед!. Или даже адресный строб отдать, как RAS, а SYNC - как CAS...

- - - Добавлено - - -

По теме "Самое современное наикрутейшее ДВК с быстродействием ~100мгц ( ориентировочно ) есть самый простой из всех возможных выходов - просто к эмулятору DEC - ЭВМ программно прикрутить порт, выполняющий функции МПИ ( главного процессора типа МС1201.04 ) или аналогичного устройства.

Угу, если кто склепает соответствующую PCI-Express карточку и подпишет её дровишки на Микрософте, чтобы винда х64 не ругалась - с радостью. Только вот что-то не видно желающих...

( Как вариант - может порт МПИ на SATA повесить ? )

Скорее всего, ничего хорошего тоже не выйдет. Плюс, опять же, проблема с ЭЦП для дровишек х64.

[MM]

...
И, кстати, откуда такое требование - за один такт? Что, ВМ1 вдруг стал RISC? Я, конечно, детально его не разглядывал, да и давно это было, тем не менее... Sync выдать, как RAS, DIN/DOUT - как CAS, R/-W взвести заранее по Byte при высоком Sync, и вперед!. Или даже адресный строб отдать, как RAS, а SYNC - как CAS...

А если не экономить такты и допустить периоды простоя - тогда зачем что-то изобретать - вот оно, МС1201.04, например с СИММ-30 60нс 2х1 мбайт, всё уже готовое, обеспечивает не менее 800 т. рег-рег при 4.5 мгц тактовой 1801ВМ3Б...
А если сделать как надо - 2 млн при 6 мгц будет, да с возможностью замены на 1806ВМ5-16 лишь с заменой кварца, да еще и с разгоном до 20...24 мгц ( кристаллы в 90% случаев это позволяют ) - и всё без всяких ПЛИС, да с СОЗУ с батарейным питанием ( 2 шт. алкалиновых батареек АА - на 1 год хранения, или даже больше )
Хотя, если Вслав г. Киев сделает всё правильно, по-любому от СОЗУ не отказаться, но, боюсь, уже без батареек- т.к. понадобятся с временем выборки не более 10 нс, чтобы такты 100 мгц ВМ3 не терять.
В принципе, по ходу 100 мгц это теоритический предел Точных реплик существующих процессоров. Может быть, если сделать немного более оптимизированный трекинг ПЛИС, может даже и 200 мгц удасться достич - но это надо анализом на живой модели ПЛИС заниматься,тогда и будет более-менее понятненько...
*
Кстати, я так посмотрел на Алиэкспрессе - комплексная БИС СОЗУ с встроенной батарейкой стоит от ~500 руб за 1 шт, а почти то же самое, но без батарейки - в районе 100 руб ( M5M5408AFP-55 ) :
http://ru.aliexpress.com/item/Ll-M5M...451318400_6151

- - - Добавлено - - -

Насчет желающих сделать конфетку из определенной субстанции - это и так понятно, что реальные коммерческие продукты на пустом месте сами по себе не растут... Но я просто подал идею - может быть, лет так через N, кто-нибуть, и сделает что-то похожее...

- - - Добавлено - - -

А насчет доступа к портам - W98SE вполне позволяет это.

[AFZ]

А если не экономить такты и допустить периоды простоя - тогда зачем что-то изобретать

Внятных времянок 1801ВМ3 найти не удалось, по времянкам в двухтомнике Аверьянова и др. можно сделать вывод, что между адресом - фронтом Sync - фронтом Din/Dout расстояние не менее такта, так, что не так все и плохо. И, как раз, три такта 6 МГц на команду - это те самые обещанные 2 млн оп/сек (R-R)...

- - - Добавлено - - -

Кстати, я так посмотрел на Алиэкспрессе - комплексная БИС СОЗУ с встроенной батарейкой стоит от ~500 руб за 1 шт, а почти то же самое, но без батарейки - в районе 100 руб ( M5M5408AFP-55 ) :

Угу, только там всего 512К, чтобы набрать 4М их надо 8 шт. То есть, конечно, дешевка, но плату для нее лазерным утюгом не сделаешь. Впрочем, не суть важно. Как я уже отметил, цикл команды - три такта 6 МГц, т.е. 500 нс, за это время можно и с памятью обменяться, и регенерировать, да еще, если постараться, и на ДМА время останется...

[Advertiser]

[Korchagin]

Курил следующее http://adminbook.ru/index.php?men1=3/14 и http://www.piclist.com/techref/microchip/picsimm.htm. Из прочитанного понял, что для создания автономного внешнего (по отношению к плате, курочить не хочу) модуля памяти на DRAM необходимо будет использовать память FPM и применять тип регенерации CAS before RAS, как наиболее просто реализуемый. Соответственно для модуля емкостью 2М слов необходимо брать 4 штуки мегабайтных или 2 штуки 4-мегабайтных SIMM. Интересует следующее (я в отношении DRAM нуб, поэтому не судите строго, хочется разобраться). Если на модуле установлены микросхемы 70нс, значит ли это, что частота регенерации может быть не более 14,2МГц, соответствующей периоду 70нс? Я понял так, что с этой частотой аппаратный регенератор может генерировать RAS и при установленном CAS симмовская память регенерируется по внутреннему счетчику. Вопрос не праздный, так как чем выше частота регенерации, тем проще сделать ее прозрачной, регенерируя память в промежутках обмена по шине. Ответьте пожалуйста, уважаемые гуру.

[xailar]

а может проще все же сделать ОЗУ на статике - типа на 537 серии, чем городить на симах,
К тому же в арсенале плат под МПИ есть платы памяти вроде как на 1 и 4 мгб - типа П7, П9, П11, и П12
И еще - может попробовать состряпать банк памяти на основе 4 плат памяти от ес1840-1841 обьединив ихна собственной магистрали и делав переходник на МПИ ( если все это глупо - прошу не ругать )
Да и совсем забыл - есть решение памяти на 4-1 и 4 мгб реализованное на машинах см1425 - только схенмы надо искать в незалежной Украине

[AFZ]

а может проще все же сделать ОЗУ на статике - типа на 537 серии, чем городить на симах,

Тогда уж действительно на M5M5408AFP-55, как предложил наш коллега MM - они на Али 10-12 убитых енотов за десяток, с доставкой. 8 микросхем, и готовые 4М, парочка про запас останется. И никакой регенерации, и никакого мультиплексирования половинок адреса...

К тому же в арсенале плат под МПИ есть платы памяти вроде как на 1 и 4 мгб - типа П7, П9, П11, и П12

Так они же на РУ7-х. Тормоза и низкая надёжность.

[Korchagin]

Про П7 и последующие платы читал. Еще бы и схему с прочей документацией на них найти, чтобы не изобретать давно изобретенное. SRAM сейчас на подходе у меня, буду выдирать из контроллеров сдохших винчестеров SATA и платку под памятуху спроектирую, хотя можно просто подпаяться к разъемам с тыльной стороны.