DataGear: с чем и как его едят?

[Mick]

Будет быстрее, ибо пока DMA кидает байтики z80 может ещё что-нибудь полезное делать

Это каким образом Z80 может заниматься своими делами. Шина данных и адресов то одна, так что он курит в сторонке пока DMA трудится

Я так понял, теоретически этот DMA перекидывает данные всего в полтора раза быстрее, чем оптимизированная программа для Z80.

Видимо ты читал через строку тут. Какие в 1,5 раза. В идеале трансфер DMA делает за 4 такта. И за сколько Z80 делает?

[AndyD]

Ну и какой тогда смысл в нём???

Max. speed of data transfer on ZX128+ is 17.3 kB(17727 bytes) / frame = 865.6 kB(886350 bytes) / second
вообще память-память не особо практично,туда бы немо хдд прикрутить уже есть http://speccy.info/MB02%2BIDE
http://www.truppel-online.de/Fotos/Seite.html

[Djoni]

Может я не правило понял скорость память-память 2 MB/s ?


DMA FUNCTIONAL DESCRIPTION
Features
• Single Highly Versatile Channel
• Dual Port Address Generation with Incrementing, Decrementing, or
Fixed Address in Both Ports
• Buffered Address and Block-Length Registers
• 64 Kbyte Maximum Block Length
• 2.4 or 4 MHz Clock Rates (Z80 or Z80A DMA)
• 1.25 or 2 MB/s Data Rate (Z80 or Z80A DMA)
• Transfer, Search, or Transfer/Search Operations
• Bit-Maskable Byte Searching
• Sequential (Flow-Through) or Simultaneous (Flyby) Transfers
• Compatible with Z80 and Many Other CPUs
• Byte, Burst, and Continuous Modes
• Auto Restart Capability
• Variable Cycle Timing
• Wait-Line Cycle Extension
• Internally Modifiable Interrupt Vectors
• Programmable Interrupts on Ready, End-of-Block, Byte Match
• Hardware Priority Daisy-Chains for Bus Requests and Interrupts
• Periodic Pulse Generation for External Device
• 21 Writeable Control Registers
• Seven Readable Status Register
Programmable Force Ready Condition
• Programmable Active State for Ready Line
• Programmable DMA Enable
• Complete System Bus Mastering
• No External Logic Needed for Sequential Transfers in Z80
Environments

Если что то есть Z84C1008 = 8MHz

А так функционал достаточно большой

Классы эксплуатации
Для z80 ДМА есть три основных класса обслуживания, и двух классов каждый разбит на подклассы следующим образом:
• Перенос данных между любыми двумя ДМА порами:
– Последовательные переводы (проточный)
– Синхронный переводы (облета)
• Поиск для конкретных битов в байт на одного ДМА порта
• Комбинированные переводы и поиски между любыми двумя ДМА порты:
– Последовательный перевод/поиск
Синхронный перевод/поиск

Большинство DMA не управляют системной шиной таким же образом, что процессор контролирует его. Например, многие DMA не имеют простого интерфейс
к системной шине данных, а мультиплекс часть адрес памяти на шину данных, откуда она должна быть защелкиваются внешняя логика. Не самый DMA
генерировать все шины управления сигналы о том, что процессор генерирует, и, следовательно, они лишены какой-то степени управление драйвером, когда они работают.
Для z80 ДМА является уникальным среди 8-разрядных DMA, потому что он генерирует точно такие же шины управляющих сигналов для циклов чтения и записи в том,
что z80 ЦП, и также потому что он имеет точно такие же логические и электрические интерфейс для шины данных и адреса в качестве процессора.
Это означает, что другие компоненты системы не может различить разницу между z80 и ДМА процессора; управление этими устройствами полностью взаимозаменяемы.



Документ http://www.z80.info/zip/um0081.pdf

[DenisGrachev]

Это каким образом Z80 может заниматься своими делами. Шина данных и адресов то одна, так что он курит в сторонке пока DMA трудится
Видимо ты читал через строку тут. Какие в 1,5 раза. В идеале трансфер DMA делает за 4 такта. И за сколько Z80 делает?

Эх, так бы хотелось параллельности

По скорости, z80 память-память очень грубо 12 тактов на байт - DMA в 3 раза быстрее. Теоретически, на практике задержки медленной памяти еще

[Vasily]

Тут подумалось, а DataGear сможет с прозрачным доступом к памяти?

[krotan]

Эх, так бы хотелось параллельности

Ага, делаем двухядерный спектрум - одно ядро Z80, другое DMA, каждое обращается к памяти/портам через свой кеш с транзакциями

По скорости, z80 память-память очень грубо 12 тактов на байт - DMA в 3 раза быстрее

Грю же, оптимизированная программа, а то, что вы пишете - это безо всякой оптимизации, тупой ldir. С оптимизацией где-то 6 будет. (читайте Абраша - развёртка циклов, стек...)

Тут подумалось, а DataGear сможет с прозрачным доступом к памяти?

DMA на некоторое время заменяет собой процессор. Если оный был с ПДП, то и DMA будет с ПДП (при правильной схемотехнике, конечно...)

[Mick]

Грю же, оптимизированная программа, а то, что вы пишете - это безо всякой оптимизации, тупой ldir. С оптимизацией где-то 6 будет. (читайте Абраша - развёртка циклов, стек...)

Приведи пример как это за 6 тактов из памяти в память можно сварганить. Очень интересно и без посылов куда и где искать. Так сказать пример в студию.

[krotan]

Приведи пример как это за 6 тактов из памяти в память можно сварганить.

За 6, наверное погорячился, но за 8 делают: http://zx-pk.ru/threads/22089-memcpy...l=1#post640541
Но ведь не 12 же...
На WoS за 9

[DenisGrachev]

За 6, наверное погорячился, но за 8 делают: http://zx-pk.ru/threads/22089-memcpy...l=1#post640541
Но ведь не 12 же...
На WoS за 9

Всё мимо, братюнь. Нет там ни 8 ни 9-ти )) Увы, я даже ошибся, не 12, а 12.5 тактов на байт быстрее тока лдпуш 10.5, но это вывод данных, а не копирование кусков памяти. Остальное частные случаи повторяющихся данных и вещи часто бессмысленные на практике.

[krotan]

Для z80 ДМА есть три основных класса обслуживания, и двух классов каждый разбит на подклассы следующим образом:
• Перенос данных между любыми двумя ДМА порами:
– Последовательные переводы (проточный)
– Синхронный переводы (облета)...

Лучше бы вы не переводили