DivGMX

[vlad]

не правильный sof, собрал и закинул на г-ящик.

[Advertiser]

[kasper]

А что в нем неправильного? Какие то настройки в квартусе нужно изменить?

[vlad]

А что в нем неправильного? Какие то настройки в квартусе нужно изменить?

Неправильный, потому-что не стартует. Не может у кого-то запускается?

[kasper]

приеду домой буду разбираться, шо ж за напасть такая

[andykarpov]

приеду домой буду разбираться, шо ж за напасть такая

Может сам квартус шалит ?
Тут на форуме когда-то народ обсуждал уже, помогает Clear проекту и сборка с нуля.

[kasper]

Ооо классная идея сейчас попробую

[Den1982]

Нужно собирать тестовый разъем с резисторами и дописать тест платы...

Тест пишется?-) А что за тестовый разъем? Поподробнее можно, может собрать его пока...

[kasper]

Ура товарищи! Перенес таки general sound из u8 на DIVGMX! Все работает! Сделал 2МБ памяти (62 страницы). Доволен как слон))).

[kasper]

Всем привет, наткнулся на такой глюк - вношу изменения в прошивку, компилирую, заливаю sof - работает. Делаю jic - неработает, такое ощущение что битовый образ с ошибками считывается, или память spi битая. Cof файл формирую правильно, сначала загрузчик, потом в нулевой банк sof файл. Jic с гитхаба загружаются нормально. Что я делаю не так?

Разобрался в причине проблемы, но не знаю как ее решить... SPI флеш тактируется сигналом DCLK pin_12, а он оказывается особенный. И для маскировки этих особенностей используется настройка в assigment editor'e I/O MAX TOGGLE RATE 0MHz. Но ALTERA предупреждает - if you choose to use the I/O MAX TOGGLE RATE setting on switching pins in order to bypass these placement rules, your design may not function as intended. В общем, если поставить для DCLK I/O MAX TOGGLE RATE 0MHz (сигнал с нулевой частотой, типа RESET) - проект компилируется, но может работать не так как задумано. И естественно, так у меня на tsconf и получилось. SOF напрямую в FPGA заливается, а из флешки при включении питания читаться правильно не хочет, т.к. DCLK.
Такая фигня получилась именно с tsconf, может потому что FPGA заполнена на 99 процентов. Единственное, что в голову приходит, это подтянуть DCLK через резистор к VCC. Или заменить флеш на другую. Или дергать nconfig после подачи питания. Или написать загрузчик конфигураций для VNC2))).

[AndyD]

может потому что FPGA заполнена на 99 процентов

А,что за циклон? сколько ле с GS вышло?