SQRUM 1M

[EvgenRU]

Делаю клон на CPLD EPM7128SLC84-15 (MAX 7000S)
Решил, короче, запихнуть свой кворум, в том виде как он у меня сейчас в CPLD.

Получается смесь Кворум БК-04 и PROFI 1024

Память 1Мб на 2 чипах NN514405 или аналогичных мелких чипах с симов 4/8 мб, где 8-16 чипов.

Первые попавшиеся аналоги MB814400C TMS44400DJ M514400DL KM44C1000J HM514400CS6 V53C404HK60

Процессор, память, ПЗУ и большая часть портов ввода-вывода будут внешние, менеджер памяти и видеоконтроллер будут внутри.

Порты расширения
-------- Память ------------
1) #7FFD
D0 = bank 0 ;128 kB memory
D1 = bank 1 ;128 kB memory
D2 = bank 2 ;128 kB memory
D3 = select screen 0/1
D4 = ROM A14 (128/48)
D5 = disable paging
2) #1FFD
D1 = ROM A15 (когда установлен, то ROM A14 выбирает Сервис ROM / TR-DOS)
3) #DFFD
D0 = bank 3 ;256 kB memory
D1 = bank 4 ;512 kB memory
D2 = bank 5 ;1024 kB memory
D4 = 1 - disable rom and connect ram page 0 in adress space 0-3FFF, also enable port #7FFD if disabled

Структура ПЗУ 0 - 128, 1 - 48, 2 - Service (например Real Commander), 3 - TR-DOS
Сервисная страница выбирается пропатченным 128 Basic, можно взять здесь http://www.avray.ru/ru/zx-spectrum-256k-upgrade/
Возможно еще буду что-то делать с ПЗУ, а то 4 банка маловато конечно же )
------------------------------
4) #FE запись
D0 = BORDER B
D1 = BORDER R
D2 = BORDER G
D3 = TAPE OUT
D4 = BEEPER

Собрал пока что такую макетку

Вид снизу :-D


ГЛАВНЫЕ ОТЛИЧИЯ от Кворум-БК-04
1) экран как у пентагона, т.е. 320 строк решил сделать 312 как у оригинала
2) видеоконтроллер выбирается по DC1(hcnt[1])=0
3) смена адресов идет не по S0, а по DC0(hcnt[0])

Прошивка уже работает и выдает меню 128 бейсика с TR-DOS (сигнал DOS реализован внутри CPLD)


Еще примеры картинок

[Advertiser]

[shurik-ua]

рекомендую в будущем всё же отказаться от схемного ввода.

[HardWareMan]

shurik-ua, это почему же?

[balu_dark]

shurik-ua, это почему же?

Vhdl в отличие от схемного ввода - позволяет портировать код практически на любой кристал. А схемный ввод ограничен средой разработки и семейством CPLD. Чистое ИМХО.

[omercury]

схемный ввод ограничен средой разработки и семейством CPLD.

Если юзать встроенные в среду макро/мегафункции и встроенные в кристалл модули, то HDL "прилипает" к среде и семейству ничуть не меньше.
Хотя согласен, текст будет гибче.

[EvgenRU]

Спасибо за дельные советы но меня пока что интересует конкретный вопрос, можно ли избавиться от 5 корпусов, которые я перечислил в первом сообщении, чтобы освободить макроячейки. Прочему схема, потому что у меня есть несколько схем, которые я объединил в одну, вот как-то так.

[omercury]

EvgenRU, чёй-то у Вас вся схема арабской вязью выполнена - заблудился сразу на синхрогенераторе...

Пока что меня еще смущают ИР23 4 штуки для задержки цвета (из схемы кворума)... а так же регистр D47

Мда, более четверти Альтеры на задержку всего видеоряда крутовато... явно сигналы стробирования буферов (либо H/V синхронизация) выполнены невовремя. Подсмотрите формирование видео хотя бы на Ленинграде.

По поводу общей концепции:
- Всё это безобразие в 128 ячеек всё равно не влезет, так что лучше перерисовать сразу;
- Регистры #FE (клава, кемпстон, вход/выход tape, бипер и пр.) придётся сделать внешними - тупо не хватит ножек;
- Разбейте схему на функциональные блоки (синхрогенератор, контроллер памяти, формирователь видеовыхода), оформите их отдельными модулями - в дальнейшем сильно упростит работу да и читабельности схеме в общем добавит сильно. От количества внутренних шин трассировка кристалла не изменится;
- Квартус прекрасно понимает соединение по именам/псевдонимам, так что длинные соединения тащить через всю схему совсем не обязательно.

З.Ы.
Девятый Quartus ещё поддерживает MAX и первый циклон а также ещё содержит в себе Мультисим.


UPD:
По поводу блочного построения схемы. Модули делайте отдельными файлами, потом на общей блок-схеме их соберёте. В HDL после этого их тоже проще переводить.
Синхрогенератор придётся перерисовывать 100%
Контроллер памяти тоже. Не забывайте, что оперативка у Вас на мегабайт, а шина адреса для неё 8 бит вместо 10... Регенерация её хоть и выполняется сканированием видеопамяти, но адресная шина должна обежать все адреса A0-A9 иначе данные Вы потеряете. Битики придётся переставлять, но это уже по ходу оперы.

[HardWareMan]

Vhdl в отличие от схемного ввода - позволяет портировать код практически на любой кристал. А схемный ввод ограничен средой разработки и семейством CPLD. Чистое ИМХО.

Дану? А я, дурак, под циклон V делал схемным и оно работало, а ведь не должно было, да?

- - - Добавлено - - -

Хотя согласен, текст будет гибче.

Текст удобнее для редактирования. И копипасты. А так же, когда мозги встанут на синхронные рельсы. А вот в схеме, новичок может рулить тем же триггером по всем сигналам от разных событий искаропки. Попробуйте это сделать в тексте, когда надо чтобы один и тот же регистр управлялся из разных always блоков.

- - - Добавлено - - -

По поводу блочного построения схемы. Модули делайте отдельными файлами, потом на общей блок-схеме их соберёте. В HDL после этого их тоже проще переводить.

И это самый дельный совет. Если рисовать блоками, то даже редактирование будет не в тягость.

- - - Добавлено - - -

Можно просто на зоны поделить, как это я делал во время проектирования МХ2:

Скрытый текст

[свернуть]

- - - Добавлено - - -

Потом он разучит массивы и станет их паковать и после этого схема станет компактнее и читабельней (подсказка: кактус понимает массив элементов, если соединять их шиной а не проводом).

Скрытый текст

[свернуть]

- - - Добавлено - - -

Как-то так пока что получается

Скрытый текст

[свернуть]

Ой, ма... А зачем на выходе 8ми тактовая задержка всех сигналов изображения? А бордюр у тебя будет рисоваться по всему экрану: он у тебя по ИЛИ с обычным выходом, но ты его не гасишь во время экрана. И еще, приведи схему к стандарту, когда слева входы а справа выходы, мы же не арабы какие наоборот считывать. И это только то, что я увидел за секунду просмотра.

[shurik-ua]

shurik-ua, это почему же?

всё равно к нему (HDL) рано или поздно придёшь, так что лучше сразу )

[HardWareMan]

всё равно к нему (HDL) рано или поздно придёшь, так что лучше сразу )

Ага, и отпугнуть новичка, да? Придет он, когда созреет и будет готов. А пока пусть схемками балуется.