SQRUM 1M

[omercury]

не впечатлила разница в количестве ячеек...

Если схема одинакова, почему она должна занимать разное количество ячеек?
Так как схема всё равно оторвана от глобального клока, то можете сэкономить 1 регистр, заменив тип reg BLANCN на wire и вынеся его присвоение из always.

И кстати, за сегодняшний вечер вечер вы её нарисовали уже дважды. И, кстати 2, разницы между case и if/else по занимаемому месту быть не должно.
/INT наверное лучше вставить сюда же.

А теперь параметризуйте её и вот Вам для этого примерчик.

[zebest]

Переписал счетчики на Verilog, что-то не впечатлила разница в количестве ячеек...

Если схема одинакова, почему она должна занимать разное количество ячеек?

А елси нет разниЙЦЦы, то зачем платить больше (с)
Вот может мне кто подскажет по бооолее глобальномуу вопросу. Хочу переписать кусок схемы с SystemVerilog на ПростоVerilog. Как бы понимаю, что SV покруче и погибчее, но в конце то концов RTL то теоретически должна быть одинакова, только строк кода будет по разномуу??
Как заменить конструкции .SV на аналогичные в .V ?
Например такую:

reg [7:0] auto[41] = '{ 255, 0,0,0,0,...бла-бла-бла}; 

Что в данной конструкции означает апостроф и вообще нафига он? Ну не сишник я, и да жи не С++ (

[EvgenRU]

Переделал счетчик, сделал с параметрами, поправил, почитал про видеосигнал, гашение включает в себя и синхру, т.е. синхра должна быть в интервале гашения...
Еще мне всё же не нравится, что такая реализация счетчика съела лишних 6 макроячеек на EPM7128
Всё же буду делать счетчик на схемном вводе, т.к. 6 ячеек еще пригодятся AY-шку запихнуть с PWM

Как заменить конструкции .SV на аналогичные в .V ?
Например такую:

reg [7:0] auto[41] = '{ 255, 0,0,0,0,...бла-бла-бла}; 

Что в данной конструкции означает апостроф и вообще нафига он? Ну не сишник я, и да жи не С++ (

На си это не похоже, но гугление говорит, что этот апостроф отвечает за приведение типов.
Ну а так это массив регистров, которым обычно описывается память, что-то типа ПЗУ на 41 байт.
Как-то так, но не знаю, может в Verilog тоже есть массивы...

reg [7:0] auto0 <= 255;
reg [7:0] auto1 <= 0;
reg [7:0] auto2 <= 0;
..... 

[s_kosorev]

genvar i;
generate 
   for (i=0; i<41; i=i+1)
      auto[i] <=0;
endgenerate

как то так

[EvgenRU]

но 41 строка, Карл!(с) хотя это меньшее зло)
Следующий массив уже поболе будет

reg  [7:0] gchar[64]  = '{
									8'b00000000, 8'b00001111, 8'b00001000, 8'b00000000,

А елси 255 элементов (

Так же как всегда делали, (батничек/PERL/своя программка) которая сгенерит этот текст

UPD2: насчет апострофов, есть же они в Verilog 2'h02 вот же он!


UPD:
По счетчику осталось еще 2 вопроса
1. Сколько все-таки строк делать 320 или 312? Что является более корректным и совместимым?
2. INT насколько я понимаю нужно генерировать по спаду синхры? Какой это будет шаг в строках? 192+16? 208 строка получается? Еще пишут, что неплохо бы /IORQ и /M1 учитывать, но тогда перестает работать то что синхронизируется по HALT, как его учесть или лучше генерировать INT по счетчику? Сколько тогда строк он должен длиться? 28*2 или 24*2?
Кое что нашел тут http://zx-pk.ru/threads/16935-tajmingi-leningrad-1.html Тут говорится, что INT начинается сразу на бордере... кому верить?

[omercury]

Ну не сишник я, и да жи не С++ (

А кто же?

Если для нормального железячника это область ПЗУ, то для Вас - массив данных.
Вы ещё сюда структуры и наследование типов приплетите, а потом говорите: - "не сишник я!"

Например такую:

Для неопределённого снова отошлю к своему 178-канальному ШИМ, строка сразу после

// Дешифратор адреса CCP

Для определённого... создайте блок ОЗУ/ПЗУ и инициализируйте его файлом .mif/.hex

- - - Добавлено - - -

1. Сколько все-таки строк делать 320 или 312? Что является более корректным и совместимым?

Для классики одно, а для Пентагона другое. Вам который?

2. INT насколько я понимаю нужно генерировать по спаду синхры? Какой это будет шаг в строках? 192+16? 208 строка получается? Еще пишут, что неплохо бы /IORQ и /M1 учитывать, но тогда перестает работать то что синхронизируется по HALT, как его учесть или лучше генерировать INT по счетчику? Сколько тогда строк он должен длиться? 28*2 или 24*2?

Насколько помню в строке, следующей за последней строкой кадра, в туториале от Евгения где-то есть. Длительность ЕМНИП 32 такта.

Кстати, Верилог с удовольствием кушает дефайны и поддерживает условную компиляцию. Можно определить режим через параметры либо организовать виртуальную шину и менять видеорежим на ходу, логики в Максе правда не хватит, но есть Циклон.

[Advertiser]

[s_kosorev]

как то не так. Так массив одними нулями заполниЦЦа, а он в systemverilog-e все же такой:

ну так если есть логика, в заполнении, то if/case
ну либо генерить файл

[EvgenRU]

Посмотрел несколько схем, в большинстве /INT идет по кадровому синхроимпульсу, а не по началу бордюра, в пентагоне вообще в схеме он начинается по сигналу гашения, хотя это одно и тоже получается. В скорпионе 1024 и кворуме он тоже начинается по КС, но в скорпионе он сбрасывается по /H6 (в моем случае /H3), т.е. через 32 такта, в других гасится конденсатором, т.е. выходит почти во всех клонах инт некорректно формируется должен по вертикальному бордеру, а не по синхре?

PS: раз везде по синхре инт идет, то и я тогда так же сделаю + 32 такта (64 пикселя)
PS3: еще /M1 /IORQ добавил, чтобы работало в турборежиме, а то длинный /INT будет

PS2: ну и тогда уже финальную версию счетчика выложу, времянки такие

[omercury]

когда нет панелек

...но есть панельки...

Скрытый текст

[свернуть]

Сделал три массива, причем один на 64 элемента, чисто assign-ами, ниче так, работает. РазниЦЦа в объеме кода конечно поболе, чем на systemverilog

Привыкли на своих плюсАх.
В регистры загнали. Расточительно(8*64*3=1536), но когда надо быстро - годится.

но так нада!

Спартан?
В них, кстати, довольно много распределённой памяти, должен быть какой-то макрос, но какой не знаю - с ксаями дела не имел.

[omercury]

Всё же буду делать счетчик на схемном вводе, т.к. 6 ячеек еще пригодятся AY-шку запихнуть с PWM

А Вы уверены, что это проблемы языка, а не программиста?

output reg HSYN = 0,
output reg VSYN = 0,
......
reg HBL = 0, VBL = 0;
reg HBR = 0, VBR = 0;

Вот Ваши 6 макроячеек.
В схематике эти сигналы формировались исключительно комбинационной логикой, в тексте же добавлены регистры.