не знаю кто как, я уже схемы практически не воспринимаю, особенно если это кусок
не знаю кто как, я уже схемы практически не воспринимаю, особенно если это кусок
1. Не вижу формирования /RAM_CS (должны участвовать сигналы /RD, /MREQ, A14, A15)Сообщение от EvgenRU
2. Подключены ли к MDx подтягивающие рнзисторы (ибо opendrain)
Сформируйте для начала просто полосы, потом заведите их через память, а уж потом и что-то осмысленное можно.
Логический анализатор уже купили?
UPD
Ну и так, страна советов же...
Поставьте последовательно с каждым IO резистор на 100 Ом, помогает очень неплохо экономить Альтеры
Последний раз редактировалось omercury; 27.03.2017 в 19:20.
С этим всё в порядке
А если напрямую к bidir подключить вывод, так будет работать?
Это добро давно есть... но лень что-тохотя ладно, попробую снять диаграммы....
vlad, там уже железо есть на дискретной логике.
Что-то дешевый лог анализатор как-то не очень, 24МГц у него максимум...
Последний раз редактировалось EvgenRU; 10.08.2017 в 22:07.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Да.
Если Bidir управляется правильно.
Здесь из-за видео лучше развязать шины полностью.
На процессоре, кстати, pullup-ы обязательно должны быть.
- - - Добавлено - - -
В любом случае это лучше, чем ничего)))
Получил таки матрас с буферами
Не знаю почему не работало до этого, но я всё пересобрал с нуля и поменял Z80 на всякий случай.
Продолжу далее, чтобы запустилось ПЗУ 128
Последний раз редактировалось EvgenRU; 10.08.2017 в 22:08.
Возможно вопрос покажется дурацким, но... зачем?
Чтобы напихать туда всяких RC, QC и т.д.
PS: беру пока таймаут, разберусь со всеми таймингами и прозрачным доступом, как что-то заработает, так продолжу задавать вопросы, а так, пока смысла всех тут напрягать нет
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
