DEC-16 бит ноутбук на ПЛИС. Беседы.

[MM]

32-разрядный PDP-11 Причём так, что бы был режим совместимости на уровне команд (16-битный, помимо 32-битного, режим) и почти совместимости на уровне текстов MACRO-11

Стоит по-внимательней порыть в сторону 1839 ИС - в одном из кратких ТО говорилось о совместимости одной из версий штатной ПЗУ микрокода с DEC-16 бит.
Однако, в ТО на сам 1839ВМ1 говорится, что выборка инструкций проца аппаратно зафиксирована на 4-х байтовом формате...
*

К сожалению, вариант - новодел микросхемы процессора - по деньгам нереален от слова совсем

Присмотритесь к БМК 1537ХМ2 - 40 мгц. При правильном "приготовлении" прошивки возможно достижение ~ 5 млн рег-рег ( ИМХО ) , с внешним ПЗУ микрокода.
Вот хотел дать ссыль на современные БМК А. ...
Сайт А. так "переделали" ( для секретности !!! ) ,что потенциальный заказчик не может найти табличку параметров БМК...

[Hunta]

Стоит по-внимательней порыть в сторону 1839 ИС

Учитывая, что у меня ещё и в голове то не устаканилось - чего же именно я хочу - думаю - смотреть в какую-либо сторону, кроме вглЫбь себя ещё ой как рано

[bigral]

Как минимум одно заинтересованное лицо есть (я и из разряда - хобби), будет ли кто то ещё - честно говоря - мне параллельно, потому что - хобби и коммерческой выгоды не преследует. Что то мне подсказывает, что второе лицо то же есть - но для чего ему - надо у него спрашивать В том проекте они нацелены на определённый комп, я же нацелен на определённое семейство процов и (в какой то степени) архитектуру.

Может сильно нагло будет утверждать, но Вам скорее нужна FPGA dev-board, а не самопал на FPGA. Потому что цель эксперименты а не "готовый продукт для hobot-a". У меня давно DE1 и пускал я на ней pdp2011 еще в 2012 (?), и со встроенным vga (к стати проц обслуживаюший терминал тот же модуль что и основной проц) и на внешнем терминале через rs232c. Проект написан очень неоптимально и при всем при этом в ~10LE он влезет ЛЕГКО! А если урезать до того что Вы хотите, то будет 5LE! (если взять cpu VM3 модель Vslav то может и 3LE). Самый цинус DE1 это SRAM, потому что SDRAM это геморняк. Короче DE1 вообще для Вас идеальная плата учитывая ее поддержку компонентами в сети.

Есть более геморный но правильный вариант - китайская minimum cyclone3 board с ebay - http://www.ebay.com/itm/ALTERA-FPGA-...fxAvfiGVkWVMGg

+ к нему на макетке приделать sram и stm32 для uart-a - http://www.ebay.com/itm/STM32F103C8T...wAAOSwGzxZiBIe

за $20 можно склепать на коленке железо способное пускать все что pdp11/70 (+КЦГД +КГД и т.д. и т.д.)

[Hunta]

Вам скорее нужна FPGA dev-board

Именно

самопал на FPGA

После отладки и если будут заинтересованные лица - но тут уже скорей не ко мне - я не железячник

Потому что цель эксперименты

И эксперименты и (потом) использование вместо железного Квант-а

Проект написан очень неоптимально

Для начала нужно хоть как то что то работающее - с нуля начну - будут те же пять лет, а то и более

pdp2011 еще в 2012 (?),

Ну, последнее, что у меня есть с того сайта - где то 2015-го года

А если урезать до того что Вы хотите

VM3 модель Vslav

Неа. Я хочу (для начала) что то типа J-11 с FPP или PDP-11/70

за $20 можно склепать на коленке железо способное пускать все что pdp11/70

Я не думаю ограничиваться этим, как я уже сказал - это первый этап, а дальше как пойдёт. Так что НЕ dev-board по крайне мере сейчас я брать не буду - мне нужно что то, что ещё долго не потребует решать вопрос - а вот ещё это надо докупить, а потом вот это, а ещё вон то ну и т.д.

[AFZ]

Неа. Я хочу (для начала) что то типа J-11 с FPP

А почему не F-11 ? Он попроще, а возможности почти те же. Ну, не считая того, что железный J-11 намного шустрее, чем железный F-11, но для эмуляции его на ПЛИС это, в общем-то, по барабану!..

[Hunta]

А почему не F-11

data space, supervisor?

[Advertiser]

[Patron]

шальная мысль - спроектировать 32-разрядный PDP-11

Важная особенность PDP-11 - фиксированная длина команд, кратная разрядности шины. При переходе к 32-разрядной шине с сохранением фиксированной длины команд - никуда не деться от команд с внедрёнными данными, когда прибавляемая к приёмнику константа является частью 32-разрядного кода. И сразу становится понятно, что команда прибавления байта к регистру ( или даже к полноценному приёмнику ) с учётом знака ( с удвоением значения для R6 и R7 ) - могла бы стать хитом 16-разрядного набора команд.

[AFZ]

data space, supervisor?

Угу. На F-11 у них собраны LSI-11/23 и DEC Professional 325/350, у нас, соответственно, на м/с серии 1811 - Э-60.1 (центральный процессор М6) и Э-МС 0585, в просторечии известная, как Э-85, клон DEC PRO-350. М6 был в двух вариантах - с 18-разрядным адресом, и с 22-разрядным, Э-85 была только с 22-разрядным. Нормальный ДП, плавучка, в общем, все, как у взрослых. Собственно, ВМ1 м ВМ2 были сделаны глядя на LSI-11/03, мы все надеялись, что ВМ3 зеленоградцы будут делать глядя на LSI-11/23, а они, почему-то, поглядели в сторону PDP-11/34...

[Hunta]

http://simh.trailing-edge.com/semi/f11.html

The F-11 (code name: the Fonz) was DEC's second microprocessor design, and the first to be architected by DEC personnel. Duane Dickhut was the project leader, Bill Johnson was lead design engineer for the Data chip, and Burt Hashizume wrote most of the microcode. The MMU was designed by Dan Dobberpuhl's consulting company.

The F-11 was substantially more ambitious than the LSI-11. It implemented the entire PDP-11/34 architecture, including FP11-compatible floating point and KT11-compatibile memory management.

http://simh.trailing-edge.com/semi/j11.html

The J-11 was intended to put a "capstone" on the PDP-11 family by providing the full functionality and performance of the PDP-11/70 in a microprocessor. Accordingly, the J-11 incorporated most of the architectural ornamentation from the 11/70 -- dual register sets, data space, supervisor mode -- as well as more modern inventions such as SMP support

Покажите, где говорится, что на F-11 есть dual register sets, data space, supervisor mode ?

- - - Добавлено - - -

никуда не деться от команд с внедрёнными данными

Это что Вы под этим понимаете?

[Patron]

когда прибавляемая к приёмнику константа является частью кода команды ( младшее слово для 32-разрядной команды или младший байт для 16-разрядной команды )