Блог : http://collectingrd.kxk.ru/ . В ЛС прошу не писать, все сообщения [email protected]
Бывает, что кому-то "гр****ы" всегда "не той системы"...
- - - Добавлено - - -
5V, PLCC84, 4Kx16 (две страницы цветного текста 80х25):
IDT7024L15JB - $2.40
IDT7024L20J - $2.03
CY7C024A-25JXC - $5.38
Турбо АГАТ-9/16 (ЦП 65C802, 5 Махов, dual-port SRAM).
Приучаю своего АГАТушку
для добротной работы на SRAMушке,
да не на абы какой-то простой,
а на заморской, да диковинной -
- двухголовой!
Вместо 26 микросхем (16 чипов ОЗУ + 5 мультиплексоров + 4 регистра + 1 дешифратор) останется только 3 чипа (1 чип ОЗУ + 1 мультиплексор + 1 чип инверторов)!
Последний раз редактировалось LeoN65816; 31.03.2020 в 10:14.
Турбо АГАТ-9/16 (ЦП 65C802, 5 Махов, dual-port SRAM).
Ур-р-ра-а-а, зар-р-р-работало-о-о!!!
Картинки и фильма там же.
Пожалуй, это первый и успешный пример/опыт использования двухпортовой статической памяти при модернизации/апгрэйде отечественного серийного компа.
Справедливости ради стоит отметить, что наш комрад AlexBel чуть ранее применил такую же двухпортовку в своих проектах на FPGA. Он и "обнаружил" глюки при работе с ней. Затем и в моём проекте вылезли такие же глюки (артефакты на экране), которые потом очень просто победил.
По крайней мере первый (и надеюсь, что последний и единственный) "подводный камень" с двухпортовкой существует и связан с арбитражом доступа к одной и той же ячейке памяти по обоим портам одновременно, и конкретно, с блокировкой записи в неё. Обходится этот "камешек" очень легко - читайте внимательно даташиты (раздел "Busy logic") на чипы от IDT (в кипарисовых даташитах это вообще не раскрыто).
Турбо АГАТ-9/16 (ЦП 65C802, 5 Махов, dual-port SRAM).
Нарытое в даташите:
Скрытый текст
Busy Logic
Busy Logic provides a hardware indication that both ports of the RAM
have accessed the same location at the same time. It also allows one of the two accesses to proceed and signals the other side that the RAM is “busy”.
The BUSY pin can then be used to stall the access until the operation on the other side is completed. If a write operation has been attempted from the side that receives a BUSY indication, the write signal is gated internally to prevent the write from proceeding.
The use of BUSY logic is not required or desirable for all applications.
In some cases it may be useful to logically OR the BUSY outputs together and use any BUSY indication as an interrupt source to flag the event of an illegal or illogical operation. If the write inhibit function of BUSY logic is not desirable, the BUSY logic can be disabled by placing the part in slave mode with the M/S pin. Once in slave mode the BUSY pin operates solely as a write inhibit input pin. Normal operation can be programmed by tying the BUSY pins HIGH. If desired, unintended write operations can be prevented to a port by tying the BUSY pin for that port LOW.
The BUSY outputs on the IDT7028 RAM in master mode, are push-pull type outputs and do not require pull up resistors to operate. If these RAMs are being expanded in depth, then the BUSY indication for the resulting array requires the use of an external AND gate.[свернуть]
Теперь, пожалуй, стоит подпись изменить - 3.89 МАХа
Последний раз редактировалось AlexBel; 23.04.2020 в 17:58.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Т.е. настоящая честная двухпортовость невозможна...
Чёт вот даже предполагал так - ведь для доступа к ячейкам СОЗУ нужно делать полноценные 2 независимые адресные решетки, т.е. практически удваивать к-во транзисторов на кристалле, или даже еще добавлять...
Огромное спасибо за инфу !
Блог : http://collectingrd.kxk.ru/ . В ЛС прошу не писать, все сообщения [email protected]
Последний раз редактировалось LeoN65816; 24.04.2020 в 00:39.
Турбо АГАТ-9/16 (ЦП 65C802, 5 Махов, dual-port SRAM).
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)