Еще один Орион на ПЛИС

[andreil]

Вот это вот что сейчас было? Попытка обучить старичка двоичной арифметике? Чтобы он значит не лез с советами по технологии?
Ладно, пойду перечитаю учебники арифметики за 3-й класс.

Нет, это просто был когнитивный диссонанс от прочитанного

- - - Добавлено - - -

На все расчеты могу сказать одно: Орион-ПРО c честными 5МГц прекрасно работает на РУ7 середины прошлого века (150нc и это еще оптимистично учитывая их деградацию, у меня например стоят 565РУ7В 1989 года выпуска) и винигретом из 1533/555 серии. Я не совсем понимаю как с применением ОЗУ 70нс (которые по факту быстрее т.к. это отбраковки от техпроцесса выпуска 55нс, мне кстати часто слали 55 вместо 70) и логики 74F / 74HCT (которая вдвое быстрее) должно не запуститься.

Одно но - для РУ7 сделаны такты ожидания. По схеме - на 2 такта по 10МГц (вывод 7 D87). Получается одна только задержка обращения уже 200нс, сюда плюс ещё время фронта записи (которое меньше чем у чтения) в 200нс на 10МГц без ожиданий. Вот и имеем 400нс на запись/чтения памяти процессором.
И не стоит забывать о частоте чтения из видеопамяти - в оригинале пиксельклок 10МГц, здесь уже 25МГц. Соотвественно и время доступа к видеопамяти в 2,5 раза меньше.

- - - Добавлено - - -

О габаритах памяти - накидал имеющиеся корпуса без оптимизаций (посадочные сразу под оба варианта - 256Кх16 и 512Кх8). Скриншот с габаритами 100х100м:

Скрин

[свернуть]

Даже при текущих габаритах места вполне достаточно для реализации всего модуля (остались только регистры видеоданных, сдвиговые регистры для цветов, мультиплексоры и 1-3 корпуса логики). Вся проблема в разъёме... Или увеличивать размер платы или делать на шлейфе...

- - - Добавлено - - -

Ошибся - в ПРО задержка идёт на 1 такт - для памяти на такте T2, для IO - на такте T3 (TW в ДШ). И цикл записи длится 1 такт, 100нс. Итого получается на 10МГц время обращения к памяти составляет 200нс.

- - - Добавлено - - -

Кстати, возвращаясь к размеру плат.
Если делать 4-х слойку (с питанием и общим в средних слоях, ест), то вполне имеет смысл увеличить плату до, например, 100х200мм. В таком случае на данном участке разместится процессорная часть компьютера и не нужен будет дополнительный разъём. Естественно, что ПЗУшки будут в PLCC. Периферия (клавиатура и прочее) на плате не уместятся 100% (если только не сделать клавиатуру сразу на STM'ке какой-либо вместо ВВ55 - сразу с USB на данные отдавать результат).
Так же имеет смысл заменить ВВ55 на пары регистров с защёлками (что бы и писало и читало). Тогда и ожидание для PPI не придётся вводить

[Advertiser]

[Denn]

Так же имеет смысл заменить ВВ55 на пары регистров с защёлками (что бы и писало и читало). Тогда и ожидание для PPI не придётся вводить

Меня, честно говоря, удивляет, почему авторы изначально так не сделали? Хотя может в плане габаритов одна ВВ55 выигрышнее..

[andreil]

Меня, честно говоря, удивляет, почему авторы изначально так не сделали? Хотя может в плане габаритов одна ВВ55 выигрышнее..

В DIP-корпусах - однозначно выгоднее по габаритам.

Кстати, посмотрел в задержки логики серии 74HCT и приуныл... 74F на порядок шустрее, но и ценник почти в 2 раза выше Из вариантов - AHCT.

[Denn]

andreil, я для системы с тактом 20 МГц для себя выбрал серию 74ACTxxx. Самая требовательная часть (синхроген) взлетела, из чего делаю вывод о пригодности этой серии.

[andreil]

andreil, я для системы с тактом 20 МГц для себя выбрал серию 74ACTxxx. Самая требовательная часть (синхроген) взлетела, из чего делаю вывод о пригодности этой серии.

Ну да, по характеристикам почти аналогичны эти серии.
Вся беда в том, что счётчики (ИЕ18, они же 74x163) имеются только серии F, задержки только здесь по факту около 15нс по фронтам сигналов при периоде сигнала 40нс - может и прокатит ещё. Вся проблема в том, что получаются довольно длинные цепочки логики, состояние которых защёлкивается по отрицательному спаду такта, то есть через 20нс.

[Denn]

andreil, я в синхрогене использовал 74AC163. Соотношение сигналов (компенсация задержек) выравнивал холостыми цепочками инверторов и свободными элементами 2И (там, где инверсия не требовалась).

[andreil]

andreil, я в синхрогене использовал 74AC163. Соотношение сигналов (компенсация задержек) выравнивал холостыми цепочками инверторов и свободными элементами 2И (там, где инверсия не требовалась).

Да, сегодня по схеме посчитаю примерные задержки и гляну, где надо такие цепочки вводить у себя.

[Error404]

Меня, честно говоря, удивляет, почему авторы изначально так не сделали? Хотя может в плане габаритов одна ВВ55 выигрышнее..

Очень они их любили, вспомнить хотя бы Орион-ПРО, где даже диспетчер по 16к сделан на ВВ55 где вместо её и кучки логики просто просится схема с двумя ИР26 (не ограничивающая быстродействие и дающая полноценный диспетчер, а не 3 окна из четырех). Думаю, в 1995 году на Тушино уже можно было купить любые TTL в практически неограниченных количествах. С другой стороны, применение ВВ55 где ни попадя это было стандартной практикой в СССР, а всю линейку ТТЛ возможно знал и не каждый проектировщик-любитель (а так и было).

- - - Добавлено - - -

Ошибся - в ПРО задержка идёт на 1 такт - для памяти на такте T2, для IO - на такте T3 (TW в ДШ). И цикл записи длится 1 такт, 100нс. Итого получается на 10МГц время обращения к памяти составляет 200нс.

OMG, какое упрямство. Ну ладно, не Орион-ПРО (допустим, пример не очень, авторы себе облегчили жизнь урезав скорость), но и Орион-128 тоже в 90х турбировали до честных 5М на 565РУ7В все времянки фактически умножая на 2. 150нс и 5Мгц вполне сочетались, т.е. нисколько не убедили, что 10М и 70нс (тем паче что на самом деле никто не мешает поставить 55нс) несочетаемы.

- - - Добавлено - - -

Да чего там, даже на РУ5 (200нс) делали честные 5М, вон barsik не даст соврать.

[andreil]

Посмотрим в модели

Актуальный вопрос - делать 2 модуля с шлейфом (на 34 контакта) между ними или в 1 плату 100х200мм уместить?

- - - Добавлено - - -

Писал уже об этом:

О габаритах памяти - накидал имеющиеся корпуса без оптимизаций (посадочные сразу под оба варианта - 256Кх16 и 512Кх8). Скриншот с габаритами 100х100м:

Скрин

[свернуть]

Даже при текущих габаритах места вполне достаточно для реализации всего модуля (остались только регистры видеоданных, сдвиговые регистры для цветов, мультиплексоры и 1-3 корпуса логики). Вся проблема в разъёме... Или увеличивать размер платы или делать на шлейфе...

- - - Добавлено - - -

Кстати, возвращаясь к размеру плат.
Если делать 4-х слойку (с питанием и общим в средних слоях, ест), то вполне имеет смысл увеличить плату до, например, 100х200мм. В таком случае на данном участке разместится процессорная часть компьютера и не нужен будет дополнительный разъём. Естественно, что ПЗУшки будут в PLCC. Периферия (клавиатура и прочее) на плате не уместятся 100% (если только не сделать клавиатуру сразу на STM'ке какой-либо вместо ВВ55 - сразу с USB на данные отдавать результат).

[Error404]

Посмотрим в модели
Актуальный вопрос - делать 2 модуля с шлейфом (на 34 контакта) между ними или в 1 плату 100х200мм уместить?

Если решили за 4-слойку и жирные шины питания уходят, то может всё поместится в 10х10 если полностью задействовать под размещение элементов и вторую сторону п.п. ?
Максимально уменьшить габаритные части - например системный разъем вынести в виде укороченного по длине контактов краевого (примерно как на девбордах прототипов). На такой краешек чудесно "встык" паяются 2-рядные разъемы будь то хоть IDC, хоть PLC, хоть DIN41612. Единственно, проследить чтобы все что потенциально идет в панельки, попало строго на одну сторону.
Порты ВВ55 (в т.ч. клавиатура, ром-диск, F600) вообще на эту плату не тащить (тем более не ясно ставить там ВВ55 или контроллер на ARM64 100500Ггц или ТТЛ-регистры), под это дело сделать отдельную дешевую 2-слойную плату 10х10 с ВВ55 и сразу с RS-232, SPI, {предлагайте прочее}. Понятно, что запускать эти платы можно будет по отдельности.